特許

J-GLOBAL ID：200903081719813211

磁気抵抗性記憶装置

発明者： 谷崎 弘晃 ,  河越 知也
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-333195
公開番号（公開出願番号）：特開2008-147437
出願日： 2006年12月11日
公開日（公表日）： 2008年06月26日
要約：

【課題】スピン注入型磁気メモリにおいて、チップ面積および消費電力を低減することができるドライバ配置を有する磁気抵抗性記憶装置を提供する。【解決手段】メモリセルアレイにおいて、2つのビット線(BL<0>-BL<3>)あたり1つのコモン線(CL<0>-CL<1>)を設け、隣接列のメモリセルでコモン線を共有する。データ書込時にビット線およびコモン線をそれぞれ駆動するビット線ドライバおよびコモン線ドライバを、メモリセルアレイの両側に対向して配置する。メモリセルは、各行において各列ごとに異なるワード線に接続するように配置する。【選択図】図7

請求項（抜粋）：

行列状に配列され、各々が注入電流により磁化方向が設定され、その抵抗値によりデータを記憶する可変磁気抵抗素子を有する複数のメモリセル、および 各メモリセル行に対応して対をなして配置される複数のワード線を備え、前記対をなすワード線は、対応の行のメモリセルに交互に接続され、さらに、 各メモリセル列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、 前記複数のビット線の隣接するビット線の対各々の間に前記ビット線と平行に配置され、各々が対応のビット線対に接続するメモリセルに接続される複数のコモン線、 各前記ビット線に対応して配置され、データ書込時、列選択信号と書込データとに応じて対応のビット線に電流を流す複数のビット線ドライバ、および 各コモン線に対応して配置され、データ書込時、前記書込データと前記列選択信号とに従って対応のコモン線に電流を流す複数のコモン線ドライバを備え、選択列のビット線ドライバおよびコモン線ドライバは、データ書込時、一方が電流を供給し、他方が電流を引抜く、磁気抵抗性記憶装置。

IPC (4件)：

H01L 21/824 ,  H01L 27/105 ,  G11C 11/15 ,  H01L 43/08

FI (4件)：

H01L27/10 447 ,  G11C11/15 130 ,  H01L43/08 Z ,  G11C11/15 140

Fターム (22件)：

4M119AA11 ,  4M119BB01 ,  4M119CC05 ,  4M119DD25 ,  4M119DD33 ,  4M119DD45 ,  4M119EE22 ,  4M119EE27 ,  4M119EE35 ,  4M119FF05 ,  4M119FF06 ,  4M119FF13 ,  4M119FF15 ,  4M119FF17 ,  4M119GG05 ,  4M119HH02 ,  4M119HH05 ,  4M119KK12 ,  5F092AB08 ,  5F092AC12 ,  5F092AD25 ,  5F092EA01

引用特許：

出願人引用 (3件)

• フラッシュメモリ装置
  公報種別：公開公報   出願番号：特願2000-211762   出願人：三星電子株式会社
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平8-296159   出願人：三星電子株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2001-341365   出願人：株式会社日立製作所