特許
J-GLOBAL ID:200903081798507228

半導体素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大石 皓一 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-292885
公開番号(公開出願番号):特開2001-111080
出願日: 1999年10月14日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】 簡易なプロセスで、かつ、低コストで、所望の電極パターンを形成することのできる半導体素子、とくに、太陽電池の製造方法を提供する。【解決手段】 シリコン基板1上に、p型半導体層3、4を形成し、p型半導体層上に、n型半導体層5を形成した後、レーザ・アブレーションを用いて、所定のパターンで、n型半導体層を除去し、p型半導体層を露出させて、電極パターンを形成する。
請求項(抜粋):
基板上に、第1の半導体層を形成し、第1の半導体層上に、第2の半導体層を形成した後、レーザ・アブレーションを用いて、所定のパターンで、前記第2の半導体層を除去し、前記第1の半導体層を露出させて、電極パターンを形成することを特徴とする半導体素子の製造方法。
IPC (3件):
H01L 31/04 ,  H01L 21/28 ,  H01L 21/3205
FI (3件):
H01L 21/28 B ,  H01L 31/04 A ,  H01L 21/88 B
Fターム (21件):
4M104AA01 ,  4M104CC01 ,  4M104DD16 ,  4M104DD51 ,  4M104GG05 ,  5F033QQ54 ,  5F033RR04 ,  5F033XX34 ,  5F051AA02 ,  5F051CB01 ,  5F051CB27 ,  5F051DA03 ,  5F051EA10 ,  5F051EA11 ,  5F051EA14 ,  5F051EA16 ,  5F051FA13 ,  5F051GA04 ,  5F051GA06 ,  5F051GA11 ,  5F051GA20
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る