特許
J-GLOBAL ID：200903081969210229

半導体装置およびその製造方法

発明者：
高橋 典之

高橋 典之 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-433603
公開番号（公開出願番号）：特開2005-191436
出願日： 2003年12月26日
公開日（公表日）： 2005年07月14日
要約：
【課題】 半導体チップにおけるチッピングを防止する。【解決手段】 主面2bと、主面2bに配置された複数のパッド2aと、主面2b上に形成されており、かつ複数のパッド2aそれぞれの配置を変える再配置配線2eと、主面2b上に形成された保護膜2gおよび絶縁膜とを有する半導体チップ2と、再配置配線2eにそれぞれ接続しており、かつ複数のパッド2aの配置と異なった配置で設けられた複数の半田バンプ3とからなり、半導体チップ2の主面2bの周縁部に、主面2bに対して斜めに連なるベベルカット面2mが形成されていることにより、チッピングを防止することができる。【選択図】 図2
請求項（抜粋）：
主面と、前記主面に対向する裏面と、側面と、 前記主面に形成された集積回路と、 前記主面を覆う絶縁膜と、 前記絶縁膜から露出し、前記主面に、第1の間隔で配列された複数の電極と、 前記絶縁膜上に形成された複数の配線であって、各々の一端部が前記複数の電極に電気的に接続され、各々の他端部が前記第1の間隔より大きい第2の間隔で配列された複数の配線と、 前記複数の配線の他端部上に配置され、それぞれが前記複数の配線の他端部に電気的に接続された複数の突起電極とを有し、 前記半導体チップの前記主面の周縁部に、前記主面から前記側面に連なる傾斜面が形成されていることを特徴とする半導体装置。
IPC (6件)：
H01L23/12 ,  G01R31/26 ,  G01R31/30 ,  H01L21/02 ,  H01L21/301 ,  H01L21/66
FI (8件)：
H01L23/12 501Z ,  H01L23/12 501C ,  G01R31/26 H ,  G01R31/30 ,  H01L21/02 B ,  H01L21/66 F ,  H01L21/78 R ,  H01L21/78 F
Fターム (10件)：
2G003AA10 ,  2G003AC01 ,  2G003AH00 ,  2G003AH07 ,  2G132AA00 ,  2G132AB03 ,  2G132AK01 ,  2G132AL31 ,  4M106AA02 ,  4M106CA27
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM