特許

J-GLOBAL ID：200903082000882226

アクセス部からの電流を用いて書き込まれるメモリセル

発明者： トーマス ハップ ,  ミン-スウ(エリック) リー ,  ヤン ボリス フィリップ
出願人/特許権者： キモンダ ノース アメリカ コーポレイション ,  マクロニックス インターナショナル カンパニー リミテッド
代理人 (1件)： 特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2007-150133
公開番号（公開出願番号）：特開2007-335068
出願日： 2007年06月06日
公開日（公表日）： 2007年12月27日
要約：

【課題】相変化材料に中間抵抗値を書き込むことを可能にして多値相変化メモリを実現する。【解決手段】メモリは、第1側面と、第2側面と、上記第1側面に結合された第1線とを有する相変化素子を含む。上記メモリは、上記素子の第2側面に結合されたアクセス部と、上記アクセス部に結合され、上記アクセス部を制御するための第2線とを含む。上記メモリは、上記第1線を第1電圧にプリチャージすると共に、2を超える数の各状態の選択された1つの状態に上記素子をプログラムするために、上記アクセス部を通して電流パルスが上記素子に生成されるように、上記第2線に電圧パルスを印加するための回路を含む。上記電圧パルスは、上記選択された状態に応じた大きさの振幅を有する。【選択図】図2

請求項（抜粋）：

第1側面および第2側面を有する相変化素子と、 上記素子の第1側面に結合された第1線と、 上記素子の第2側面に結合されたアクセス部と、 上記アクセス部に結合され、上記アクセス部を制御するための第2線と、 上記第1線を第1電圧にプリチャージすると共に、2を超える数の各状態の選択された1つの状態に上記素子をプログラムするために、上記アクセス部を通して上記素子に対し電流パルスが生成されるように、上記第2線に対し電圧パルスを印加するための回路とを含み、 上記電圧パルスは、上記選択された状態に応じた大きさの振幅を有する、メモリ。

IPC (1件)：

G11C 13/00

FI (1件)：

G11C13/00 A

引用特許：

審査官引用 (2件)

• 相変化メモリデバイス
  公報種別：公開公報   出願番号：特願2004-044208   出願人：エスティーマイクロエレクトロニクスエス.アール.エル, オヴォニクスインコーポレイテッド
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2003-406802   出願人：株式会社ルネサステクノロジ