特許
J-GLOBAL ID:200903051062844271

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (2件): 小川 勝男 ,  田中 恭助
公報種別:公開公報
出願番号(国際出願番号):特願2003-406802
公開番号(公開出願番号):特開2005-166210
出願日: 2003年12月05日
公開日(公表日): 2005年06月23日
要約:
【課題】不揮発相変化メモリにおいては、相変化部の抵抗変化を利用して情報を記録する。相変化部にジュール熱を発生させ、特定の温度に保持すると低抵抗状態となるが、このときに定電圧源を用いると、相変化部をの抵抗化と同時に大電流が流れるため、試料が過熱され、高抵抗状態となる。このために、相変化部の低抵抗化を安定して行うことが困難となる。 【解決手段】MISFETをメモリセル選択用トランジスタQMのゲート電圧を制御し、低抵抗状態にするときには中間状態の電圧を印可することで、試料に印可される最大電流量を制限する。 【選択図】 図1
請求項(抜粋):
複数のワード線と、前記ワード線と交差する複数のビット線の交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有する半導体記憶装置において、前記情報記憶部に異なる抵抗値を記憶するために前記選択素子を用いてデータ書込を行う時に前記情報記憶部に記憶する抵抗値の状態に応じて前記選択素子に流れる電流を変化させることを特徴とする半導体記憶装置。
IPC (2件):
G11C13/00 ,  H01L27/10
FI (2件):
G11C13/00 A ,  H01L27/10 451
Fターム (6件):
5F083FZ10 ,  5F083JA40 ,  5F083JA60 ,  5F083LA03 ,  5F083LA12 ,  5F083LA16
引用特許:
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る