相変化メモリデバイス

発明者： ,
出願人/特許権者： ,
代理人 (2件)：筒井大和 , 小塚善高
公報種別：公開公報
出願番号（国際出願番号）：特願2004-044208
公開番号（公開出願番号）：特開2004-342291
出願日： 2004年02月20日
公開日（公表日）： 2004年12月02日
要約：

【課題】書き込み後に相変化セルの抵抗値の分布幅を縮小することで、読み取り中に設定セルとリセットセル間の区別を単純化させる。【解決手段】書き込み後の、相変化セルの抵抗値分布の幅を縮小する技術に関する。相変化メモリ20は、複数のセル2で形成したアレイ1を備えており、このセルの各々が、カルコゲニック材料メモリ素子3と、メモリ素子と直列接続した選択素子4と、セルと接続した複数のアドレス線11と、アレイと接続した書き込み段階24および読み取り段階25とを備えている。書き込み段階24は、メモリ素子3の抵抗を修正するべく選択したセル2にプリセット電流を供給するジェネレータ45により形成されている。読み取りは、電圧内で選択したセルを適切にバイアスし、内部に流れる電流を基準値と比較することにより実施される。【選択図】図4

請求項（抜粋）：

相変化メモリデバイス(20)において、複数のメモリセル(2)により形成されたメモリアレイ(1)を備え、前記メモリセルの各々がカルコゲニック材料のメモリ素子(3)と、前記メモリ素子に直列接続した選択素子(4)とを具備するメモリアレイと、前記メモリセルに接続された複数のアドレス線(11)と、前記メモリアレイに接続された書き込み段階(24)とを備え、前記書き込み段階(24)が、前記アドレス線(11)に選択的に接続され、選択されたメモリセル(2)に前記選択したメモリセルの前記メモリ素子(3)の電気特性を修正する値の電流を供給する電流ジェネレータ手段(45)を具備する相変化メモリデバイス。

IPC (1件)：

G11C13/00

FI (1件)：

G11C13/00 A

引用特許：

審査官引用 (5件)

特許第6487113号
半導体デバイス
公報種別：公開公報出願番号：特願平8-064536 出願人：川崎製鉄株式会社
半導体メモリ装置
公報種別：公開公報出願番号：特願2001-172856 出願人：株式会社東芝

全件表示

前のページに戻る