均衡型二重折返しカスコード演算増幅器

発明者：
出願人/特許権者：
代理人 (1件)：社本一夫 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-534021
公開番号（公開出願番号）：特表平11-505091
出願日： 1995年08月31日
公開日（公表日）： 1999年05月11日
要約：

【要約】レール間の共通モード入力を用いて動作することができる二重折返しカスコード演算増幅器は、反対の導電形を有する2つの差動トランジスタ対(Q1、Q2、Q6、Q7)を、それぞれの対の入力トランジスタのための関連する電流源と入力抵抗対と共に、含んでいる。その利得段(6)は、前記2つの対の入力抵抗に接続された2つの相互接続された折返しカスコード利得トランジスタ対(Q3、Q4、Q12、Q13)を含み、差動入力信号の変化は、抵抗を介して、利得段出力に、それに対応した変化を生じさせる。出力段(8)は、反対の方向に1対の出力トランジスタ(Q20、Q21)をバイアスしその接合点において正味の増幅器出力を生じるトランジスタ・抵抗回路を含む。利得トランジスタの電圧は、電圧シフト回路によって均衡され、入力電圧オフセットを禁止する。

請求項（抜粋）：

高い及び低い電圧供給線(Vcc、Vee)と、電流が差動入力信号によって制御されるように接続された少なくとも1つの差動入力トランジスタ対と、前記電圧供給線の一方から前記入力トランジスタに差動電流を供給するように接続された電流源と、前記トランジスタと前記電圧供給線の他方との間に接続された1対の入力抵抗と、を有する入力段(4)と、利得段電圧出力を提供し前記差動入力信号の変化が前記入力抵抗を介して前記利得段電圧出力のそれに対応する変化を生じさせるように前記入力トランジスタ対に接続された少なくとも1対のカスコード利得トランジスタを有するカスコード利得段(6)と、出力ノードと、前記出力ノードと前記利得段出力とを相互接続し、前記利得段電圧出力の変化に応答して変動する出力電流を前記出力ノードにおいて生じるトランジスタ・抵抗回路を含む、出力段(8)と、前記少なくとも1対の利得トランジスタの電圧レベルを均衡させ入力信号電圧オフセットを禁止するように接続された電圧均衡回路(R1、Q3、Q5、R10、Q4、Q21)と、を備えることを特徴とする演算増幅器。

引用特許：

審査官引用 (10件)

特開昭61-248608
特開昭61-248608
特開平2-253708

全件表示

前のページに戻る