特許

J-GLOBAL ID：200903082119116041

強誘電体メモリ装置

発明者： 高島 大三郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-099063
公開番号（公開出願番号）：特開2003-297094
出願日： 2002年04月01日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】 全メモリセルに均等な書き込み条件でテストデータを高速に書き込んで試験を行うことを可能とした強誘電体メモリ装置を提供する。【解決手段】 メモリセルアレイ1は、トランジスタを介して一端がビット線BL,BBLに、他端がプレート線PL,BPLに接続される強誘電体キャパシタを持つ。センスアンプ(SA)2は、対をなすビット線BL,BBLに接続される第1及び第2のセンスノードBLSA,BBLSAを有する。対をなすビット線BL,BBLと第1及び第2のセンスノードBLSA,BBLSAとの間には、オール“1”のテストデータを書き込むために、“0”データ読み出しを行った後のビット線データをスワッピングして同じメモリセルに“1”データを書き込むための切り換え回路11が設けられている。

請求項（抜粋）：

ワード線とビット線が互いに交差して配設され、その交差部に、ワード線により駆動されるトランジスタ及びこのトランジスタを介して一端がビット線に他端がプレート線に接続される強誘電体キャパシタからなるメモリセルが配置されたメモリセルアレイと、対をなすビット線に接続される第1及び第2のセンスノードを備えて、選択されたメモリセルのデータを検知増幅するセンサアンプと、前記対をなすビット線と第1及び第2のセンスノードとの間に設けられて、前記対をなすビット線と第1及び第2のセンスノードとの間の接続を切り換えることによって読み出しが行われたメモリセルにその読み出しデータと逆のデータを書き込むための切り換え回路と、を有することを特徴とする強誘電体メモリ装置。

IPC (3件)：

G11C 29/00 671 ,  G11C 11/22 501 ,  G11C 11/22

FI (3件)：

G11C 29/00 671 F ,  G11C 11/22 501 F ,  G11C 11/22 501 P

Fターム (6件)：

5L106AA01 ,  5L106DD11 ,  5L106DD35 ,  5L106EE04 ,  5L106FF04 ,  5L106GG05

引用特許：

審査官引用 (2件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平8-080864   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-272785   出願人：松下電器産業株式会社