特許
J-GLOBAL ID:200903082246061361
半導体モジュール及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
田中 浩 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-299602
公開番号(公開出願番号):特開2001-118964
出願日: 1999年10月21日
公開日(公表日): 2001年04月27日
要約:
【要約】【課題】 ケースから封止材が漏れることを防止し、かつ工程数を減少させる。【解決手段】 金属基板30の一面に絶縁板32を形成する。基板30の周縁部から外方に伸びる底部形成用空間を設け、かつ、絶縁板32が内部に位置する周壁形成用空間を前記底部形成用空間の外方端部に連ねて設け、前記両空間に熱硬化性樹脂を充填してケース36を形成する。半導体チップ34a、34b等を絶縁板32に取り付ける。チップ34a、34b等を埋め込むように、ケース36内部に封止材44を充填する。
請求項(抜粋):
金属板と、この金属板上に設けられた半導体装置と、前記半導体装置を内部に位置させて、前記金属板の周縁部に底部の開口部が直接に結合されている熱硬化性樹脂製のケースと、前記半導体装置を内部に埋め込む状態に、前記ケース内部に充填された封止材とを、具備し、前記ケースの底部と金属板との結合がケースの形成時に行われている半導体モジュール。
IPC (3件):
H01L 23/28
, H01L 25/07
, H01L 25/18
FI (2件):
H01L 23/28 K
, H01L 25/04 C
Fターム (5件):
4M109AA01
, 4M109BA03
, 4M109CA02
, 4M109DB10
, 4M109EA11
引用特許:
審査官引用 (2件)
-
複合半導体装置
公報種別:公開公報
出願番号:特願平10-082599
出願人:日本インター株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平9-345161
出願人:富士電機株式会社
前のページに戻る