特許

J-GLOBAL ID：200903082410244596

半導体装置及びその製造方法

発明者： 下井田 良雄 ,  星 正勝 ,  林 哲也 ,  田中 秀明 ,  山上 滋春
出願人/特許権者： 日産自動車株式会社
代理人 (2件)： 和泉 良彦 ,  小林 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2005-098636
公開番号（公開出願番号）：特開2006-278910
出願日： 2005年03月30日
公開日（公表日）： 2006年10月12日
要約：

【課題】ヘテロ界面を利用した電界効果型トランジスタの低オン抵抗化と高耐圧化の両立を可能にする半導体装置及びその製造方法を提供する。【解決手段】N+型SiC基板1とN-型SiCドレイン領域2から成る半導体基体の一主面に接して形成され、前記半導体基体とはバンドギャップが異なるヘテロ半導体領域(第一へテロ半導体領域4、第二ヘテロ半導体領域3、ソース引き出し領域14、コンタクト領域13から成る)と、前記ヘテロ半導体領域と前記半導体基体との接合部に隣り合う部分にゲート絶縁膜6を介して形成されたゲート電極7と、前記ヘテロ半導体領域と接続されたソース電極8と、前記半導体基体とオーミック接続されたドレイン電極10とを有する半導体装置において、前記ヘテロ半導体領域は積層された1層目の多結晶Si層11、2層目の多結晶Si層12から成る。【選択図】 図1

請求項（抜粋）：

半導体基体の一主面に接して形成され、前記半導体基体とはバンドギャップが 異なるヘテロ半導体領域と、 前記ヘテロ半導体領域と前記半導体基体との接合部に隣り合う部分にゲート絶 縁膜を介して形成されたゲート電極と、 前記ヘテロ半導体領域と接続されたソース電極と、 前記半導体基体とオーミック接続されたドレイン電極とを有する半導体装置に おいて、 前記ヘテロ半導体領域は積層された複数の半導体層から成ることを特徴とする 半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 21/265

FI (7件)：

H01L29/78 652T ,  H01L29/78 652E ,  H01L29/78 653A ,  H01L29/78 658E ,  H01L29/78 658G ,  H01L29/78 658A ,  H01L21/265 V

引用特許：

出願人引用 (1件)

• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2002-125412   出願人：日産自動車株式会社

審査官引用 (1件)

• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2002-301540   出願人：日産自動車株式会社