特許
J-GLOBAL ID：200903082429603449

反射型液晶装置及び反射型プロジェクタ

発明者：
胡桃澤 孝

胡桃澤 孝 について

, 
山崎 卓

山崎 卓 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-105223
公開番号（公開出願番号）：特開平11-295700
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【課題】 低消費電力化を図ると共に、クロストーク等による表示品質の劣化を防止し、かつ、階調表示が容易な反射型液晶装置を提供すること。【解決手段】 反射型画素電極1の下方に、8ビットのSRAMと階調表示回路7を設け、表示制御回路10から各画素の階調表示回路7に対して、8ビットのバイナリィカウンタのカウント値を出力する。そして、階調表示回路7においては、ワードライン制御回路8及びビットライン制御回路9によりSRAMに保持された8ビットの階調データと、前記カウント値との一致を検出し、一致した場合には、画素電極1に対するオン波形の印加期間を定める信号を、ハイレベルからローレベルの信号に切り換える。また、次の走査期間の開始時には、前記カウント値と前記SRAMに保持された階調データ値とが一致しないので、前記信号はハイレベル信号に切り換えられる。従って、画素電極1に対しては、階調データに基づく期間だけオン波形が印加され、各画素毎に一走査期間毎の階調表示が行われることになる。
請求項（抜粋）：
第1の基板と、光透過性を有し該第1の基板に対向して設けられた第2の基板と、前記第1の基板にマトリクス状に設けられる反射型の画素電極と、前記第1の基板と前記第2の基板の間に挟持された液晶とを備えた反射型液晶装置であって、前記第1の基板上の前記画素電極が形成された層よりも下層に、前記各々の画素毎に形成され、複数ビットの階調データを保持する階調データ保持手段と、前記データ保持手段に保持された複数ビットの階調データに基づいて、各々の画素の一走査期間におけるオンまたはオフ期間をパルス幅の大きさとして変調するパルス幅変調手段と、前記パルス幅変調手段により変調されたパルス信号に基づいて、前記画素電極にオン電圧またはオフ電圧を供給する電圧供給手段と、前記画素毎に画像信号に基づく前記階調データを保持させる階調データ書き込み制御手段と、を備えることを特徴とする反射型液晶装置。
IPC (2件)：
G02F 1/133 575 ,  G09G 3/36
FI (2件)：
G02F 1/133 575 ,  G09G 3/36
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM