特許
J-GLOBAL ID:200903082507462334
マルチステージ・インタリーブ・パターン生成器
発明者:
,
出願人/特許権者:
代理人 (1件):
柏谷 昭司 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-076763
公開番号(公開出願番号):特開2000-278146
出願日: 1999年03月19日
公開日(公表日): 2000年10月06日
要約:
【要約】【課題】 データ通信システム等におけるマルチステージ・インタリーブ(MIL)又はそのデインタリーブに用いるマルチステージ・インタリーブ・パターン生成器に関し、ロジック回路のみで構成し、回路規模の小型化、高密度化、低消費電力化及び処理の高速化を図る。【解決手段】 インタリーブの対象となる全データ数までのカウント値を出力し、クロック信号により、順次、該カウント値のビットパターンを生成するカウントアップ部1-1と、該カウントアップ部1-1から出力される上位側のビットと下位側のビットとを、互いに対称的に入替えるマルチステージ・インタリーブ・パターン生成部1-2とを備える。更にこの構成の種類、パターン長の異なるマルチステージ・インタリーブ・パターン生成器を複数組み合わせて、任意のパターン長のマルチステージ・インタリーブ・パターン生成器を構成する。
請求項(抜粋):
少なくともインタリーブの対象となる全データ数までのカウント値を出力し、クロック信号により、順次、該カウント値のビットパターンを生成するカウントアップ部と、該カウントアップ部から出力される上位側のビットと下位側のビットとを、互いに対称的に入替えるマルチステージ・インタリーブ・パターン生成部とを備えたことを特徴とするマルチステージ・インタリーブ・パターン生成器。
IPC (2件):
H03M 13/27
, G06F 11/10 330
FI (2件):
H03M 13/22
, G06F 11/10 330 F
Fターム (11件):
5B001AC05
, 5B001AD06
, 5B001AE04
, 5J065AA03
, 5J065AB01
, 5J065AC02
, 5J065AF03
, 5J065AG06
, 5J065AH02
, 5J065AH03
, 5J065AH04
引用特許: