特許
J-GLOBAL ID:200903082624705183
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平7-120091
公開番号(公開出願番号):特開平8-316314
出願日: 1995年05月18日
公開日(公表日): 1996年11月29日
要約:
【要約】【目的】 配線や電極として用いる白金薄膜パターンとアルミニウム薄膜パターンとの接続部での反応を防止することができ、高歩留り、高信頼性の得られる半導体装置を実現する。【構成】 第1の層間絶縁膜2を含む所望の薄膜が堆積、加工されたシリコン基板1上に、白金配線3を形成し、この白金配線3上に第2の層間絶縁膜4を形成し、第2の層間絶縁膜4に形成された接続孔4aの全体を、窒化チタニウム膜からなる第1の導電性材料層7aと多結晶シリコン膜からなる第2の導電性材料層8aで埋め込み、導電性材料層7a,8aの上および第2の層間絶縁膜4の上にアルミニウム配線5を形成して、白金配線3とアルミニウム配線5とを電気的に接続している。層間絶縁膜4の接続孔4aの全体を、白金とアルミニウム以外の導電性材料層7a,8aで埋め込んだことにより、白金配線3とアルミニウム配線5との接続部での反応を防止できる。
請求項(抜粋):
白金を主成分とする白金薄膜パターンと、アルミニウムを主成分とするアルミニウム薄膜パターンとを、前記白金薄膜パターンおよび前記アルミニウム薄膜パターンの間に形成された絶縁膜の接続孔を介して電気的に接続した半導体装置であって、前記絶縁膜の接続孔全体を、白金およびアルミニウム以外の導電性材料の層で埋め込んだことを特徴とする半導体装置。
IPC (3件):
H01L 21/768
, H01L 21/28 301
, H01L 21/28
FI (3件):
H01L 21/90 B
, H01L 21/28 301 R
, H01L 21/28 301 L
引用特許:
審査官引用 (6件)
-
特開平2-183535
-
強誘電体メモリ
公報種別:公開公報
出願番号:特願平5-062062
出願人:オリンパス光学工業株式会社, シメトリックス・コーポレーション
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-080154
出願人:日本電気株式会社
-
強誘電体膜を有する半導体メモリ装置
公報種別:公開公報
出願番号:特願平4-273230
出願人:オリンパス光学工業株式会社
-
半導体デバイス
公報種別:公開公報
出願番号:特願平6-198933
出願人:モトローラ・インコーポレイテッド
-
マイクロ電子構造体とその製造法
公報種別:公開公報
出願番号:特願平7-196834
出願人:テキサスインスツルメンツインコーポレイテツド, カリフォルニアインスティチュートオブテクノロジー
全件表示
前のページに戻る