特許

J-GLOBAL ID：200903082667756873

プログラマブル・スイッチを使用した記憶チャネルの区分化

発明者： ヴァン クルイニンゲン,ピーター
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-521444
公開番号（公開出願番号）：特表2001-523858
出願日： 1998年11月04日
公開日（公表日）： 2001年11月27日
要約：

【要約】第1の記憶チャネル(14a1)と、第1の記憶チャネル(14a1)に結合された第1のコントローラ(10a)と、第1の記憶チャネル(14a1)に結合された第1の記憶装置(16a)と、第2の記憶チャネル(14a2)と、第2の記憶チャネル(14a2)に結合された第2の記憶装置(16b)と、第1の記憶チャネル(14a1)と第2の記憶チャネル(14a2)とに結合されたスイッチ(18a)とを有するデータ記憶システム。スイッチ(18a)は、第1の状態で第1の記憶チャネル(14a1)を第2の記憶チャネル(14a2)から分離し、第2の状態で第1の記憶チャネル(14a1)と第2の記憶チャネル(14a2)とを接続する。

請求項（抜粋）：

第1の記憶チャネルと、 前記第1の記憶チャネルに結合された第1のコントローラと、 前記第1の記憶チャネルに結合された第1の記憶装置と、 第2の記憶チャネルと、 前記第2の記憶チャネルに結合された第2の記憶装置と、 前記第1の記憶チャネルおよび前記第2の記憶チャネルに結合され、第1の状態で前記第1の記憶チャネルを前記第2の記憶チャネルから分離し、第2の状態で前記第1の記憶チャネルと前記第2の記憶チャネルとを接続するスイッチとを含むデータ記憶システム。

IPC (2件)：

G06F 13/00 301 ,  G06F 3/06 301

FI (2件)：

G06F 13/00 301 P ,  G06F 3/06 301 A

Fターム (11件)：

5B065BA01 ,  5B065BA05 ,  5B065CA30 ,  5B065EA12 ,  5B083AA05 ,  5B083BB11 ,  5B083CC04 ,  5B083CD11 ,  5B083DD08 ,  5B083EE06 ,  5B083EE08

引用特許：

審査官引用 (6件)

• 情報処理装置
  公報種別：公開公報   出願番号：特願平4-316965   出願人：三菱電機株式会社
• 特開平2-130662
  
• 記憶システム
  公報種別：公開公報   出願番号：特願平8-164459   出願人：ヒューレット・パッカード・カンパニー
• ディスク制御方式
  公報種別：公開公報   出願番号：特願平4-289964   出願人：三菱電機株式会社
• 特開平2-130662
  
• 特開昭62-060041