特許

J-GLOBAL ID：200903082696238954

半導体集積回路装置

発明者： 伊藤 豊
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-347058
公開番号（公開出願番号）：特開2000-173297
出願日： 1998年12月07日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 各種の内部生成電源電圧を任意に可変することによってストレス電圧の印加時間を短縮し、短時間で効率よくスクリーニングテストを行う。【解決手段】 電圧加速テストを行うベンダテストモードがエントリされるとレベル制御信号がコントロール回路10から出力され、このレベル制御信号に基づいて内部電源回路13が、内部電圧のレベルを可変して出力した状態でバーンインテストを行う。アレイストレスモードでは、電源電圧VCCおよび基板電圧VBBの電圧はノーマルと同じ電圧、昇圧電圧VPP、降圧電圧VDL、プレート電圧VPLT がそれぞれレベルアップされる。その後、昇圧電圧VPPダウンモードでは、昇圧電圧VPPを5.4V程度から4.4V程度にダウンさせる。

請求項（抜粋）：

電源電圧よりも低い第1の降圧電圧を生成し、テスト制御信号に基づいて第1の降圧電圧の出力を停止させ、電源電圧を出力する第1の降圧電源手段と、第1の降圧電圧よりも高い第2の降圧電圧を生成し、テスト制御信号に基づいて第2の降圧電圧の出力を停止させ、電源電圧を出力する第2の降圧電源手段と、電源電圧よりも高い昇圧電圧を生成し、テスト制御信号に基づいて生成する昇圧電圧のレベルを可変する昇圧電源手段と、負電圧を生成し、テスト制御信号に基づいて生成する負電圧のレベルを可変する負電源手段と、第1の降圧電圧よりも低い第3の降圧電圧を生成し、テスト制御信号に基づいて生成する第3の降圧電圧のレベルを可変する第3の降圧電源手段とを備えたことを特徴とする半導体集積回路装置。

IPC (8件)：

G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (7件)：

G11C 29/00 671 F ,  G01R 31/28 V ,  G01R 31/28 B ,  G11C 11/34 354 F ,  G11C 11/34 371 A ,  H01L 27/04 T ,  H01L 27/10 691

Fターム (45件)：

2G032AA04 ,  2G032AA07 ,  2G032AB01 ,  2G032AB02 ,  2G032AB03 ,  2G032AB04 ,  2G032AB05 ,  2G032AB13 ,  2G032AE14 ,  2G032AG07 ,  2G032AH04 ,  5B024AA15 ,  5B024BA27 ,  5B024CA07 ,  5B024CA10 ,  5B024CA15 ,  5B024EA02 ,  5B024EA04 ,  5F038BB03 ,  5F038BB05 ,  5F038BB08 ,  5F038BG02 ,  5F038BG03 ,  5F038BG05 ,  5F038BG06 ,  5F038BG07 ,  5F038BG09 ,  5F038DF01 ,  5F038DF05 ,  5F038DF14 ,  5F038DT02 ,  5F038DT10 ,  5F038DT15 ,  5F038EZ20 ,  5F083AD53 ,  5F083GA28 ,  5F083ZA08 ,  5F083ZA20 ,  5L106AA01 ,  5L106DD36 ,  5L106FF01 ,  5L106GG00 ,  9A001BB03 ,  9A001BB05 ,  9A001LL05

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平8-173838   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-050714   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-076162   出願人：三菱電機株式会社
• 降圧回路および集積回路
  公報種別：公開公報   出願番号：特願平9-324604   出願人：ヤマハ株式会社