特許

J-GLOBAL ID：200903082828842104

横型半導体装置およびその使用方法

発明者： 藤島 直人
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-186772
公開番号（公開出願番号）：特開平8-130312
出願日： 1995年07月24日
公開日（公表日）： 1996年05月21日
要約：

【要約】【課題】パワーICに集積されたIGBT、トランジスタ、サイリスタ等のターンオフ時間を短縮し、スイッチング損失を低減する【解決手段】p型基板上のnエピタキシャル層またはp型基板の表面層に形成したnウェル領域内にpウェル領域を設けその中にnチャネル型IGBTを形成し、そのIGBTのコレクタ電極とnエピタキシャル層またはnウェル領域表面上に設けたアノード電極を接続し、寄生pnpトランジスタの生成を防止する。これにより、p型基板やpアイソレーションに、正孔が注入されることがなく、蓄積キャリアが減少するので、スイッチング時間が短縮される。

請求項（抜粋）：

第一導電型半導体層上の第二導電型半導体領域の表面層の一部に形成された第一導電型ウェル領域内およびその上部に、第一、第二の主電極および制御電極をもつ半導体素子を有することを特徴とする横型半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 29/744 ,  H01L 29/74

FI (5件)：

H01L 29/78 301 J ,  H01L 29/74 C ,  H01L 29/74 N ,  H01L 29/78 301 W ,  H01L 29/78 655 Z

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-316079   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-122182   出願人：富士通株式会社
• 特開平2-030187
  
• 特開昭63-244768