特許

J-GLOBAL ID：200903083247174085

メモリ制御装置

発明者： 菅野 尚孝
出願人/特許権者： エヌイーシーマイクロシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-020512
公開番号（公開出願番号）：特開2002-230970
出願日： 2001年01月29日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】SDRAMがアイドル状態にあるときの消費電力を低減する。【解決手段】メモリ制御装置101は、CPU102からSDRAM106へのアクセスがないアイドル状態およびパワーダウン状態の期間中に発生したリフレッシュ時間告知信号140の回数を計数し、予め設定された回数に達したときにSDRAM106を最も消費電力が小さい状態であるセルフリフレッシュ状態に移行させ、CPU102からのアクセス発生によりセルフリフレッシュ状態を解除する。

請求項（抜粋）：

シンクロナスDRAMのリフレッシュ動作、内部で自動的にリフレッシュを実行するセルフリフレッシュ動作およびホストからのアクセス動作を制御するメモリ制御装置において、ホストからシンクロナスDRAMへのアクセスがないアイドル状態およびパワーダウン状態の期間中に発生したリフレッシュ時間を告知する信号もしくは該信号に基づくリフレッシュ要求の回数を計数し、予め設定された回数に達したときにシンクロナスDRAMをセルフリフレッシュ状態に移行させ、ホストからのアクセス発生によりセルフリフレッシュ状態を解除することを特徴とするメモリ制御装置。

IPC (6件)：

G11C 11/406 ,  G06F 12/00 550 ,  G06F 12/00 ,  G06F 12/00 597 ,  G11C 11/407 ,  G11C 11/403

FI (6件)：

G06F 12/00 550 B ,  G06F 12/00 550 E ,  G06F 12/00 597 C ,  G11C 11/34 363 N ,  G11C 11/34 362 S ,  G11C 11/34 363 M

Fターム (7件)：

5B024AA01 ,  5B024BA29 ,  5B024DA01 ,  5B024DA18 ,  5B024DA20 ,  5B060CC03 ,  5B060CD00

引用特許：

審査官引用 (2件)

• メモリ装置
  公報種別：公開公報   出願番号：特願平9-040426   出願人：松下電器産業株式会社
• DRAMのバックアップ装置
  公報種別：公開公報   出願番号：特願平5-185997   出願人：三洋電機株式会社