特許
J-GLOBAL ID：200903083286639907
不揮発性半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (2件)：
伊丹 勝
, 田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-281651
公開番号（公開出願番号）：特開2008-097785
出願日： 2006年10月16日
公開日（公表日）： 2008年04月24日
要約：
【課題】不揮発性半導体記憶装置における不良セルの存在による製品歩留まりの低下を抑制し、信頼性を高める。【解決手段】シフトレジスタ41は、データを不揮発に記憶する不揮発性のメモリセルから読み出されたデータを格納し順次外部に転送する。シフトレジスタ41の出力端には、シンドローム生成回路42と誤り訂正回路43が接続され、出力データについてのシンドロームを発生させ、シンドロームに基づいてデータの誤り訂正が実行される。【選択図】図5
請求項（抜粋）：
データを不揮発に記憶する不揮発性の半導体記憶素子を複数配置してなるメモリセルアレイと、
前記半導体記憶素子から読み出されたデータを格納し順次外部に転送すると共に外部より転送されたデータを格納し前記半導体記憶素子に記憶させるシフトレジスタと、
前記シフトレジスタの出力端に接続され前記出力端から出力されたデータについてのシンドロームを生成するシンドローム生成回路と、
前記データ及び前記シンドロームに基づいて前記データの誤り訂正を実行する誤り訂正回路と
を備えたことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C29/00 631D
, G11C17/00 639C
5B125BA16
, 5B125CA28
, 5B125DE08
, 5B125FA02
, 5L106AA07
, 5L106BB12
, 5L106EE02
, 5L106FF08
出願人引用 (1件)
-
半導体集積回路
公報種別：公開公報
出願番号：特願2003-345975
出願人：株式会社東芝
審査官引用 (1件)
-
半導体集積回路装置
公報種別：公開公報
出願番号：特願2000-282422
出願人：三菱電機株式会社
前のページに戻る
