特許

J-GLOBAL ID：200903083290524502

メモリセル装置

発明者： ティル シュレッサー ,  ヴォルフガング クラウトシュナイダー ,  フランツ ホフマン ,  トーマス-ペーター ハーネダー
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-581694
公開番号（公開出願番号）：特表2002-529885
出願日： 1999年09月23日
公開日（公表日）： 2002年09月10日
要約：

【要約】本発明において、メモリセル装置のメモリセルはそれぞれ選択トランジスタ(AT)、メモリトランジスタ(ST)及び強誘電体キャパシタを有する。選択トランジスタ(AT)及びメモリトランジスタ(ST)は直列に結線している。強誘電体キャパシタはメモリトランジスタ(ST)の制御電極(GS)と選択トランジスタ(AT)の第1の端子との間で接続されている。

請求項（抜粋）：

メモリセル装置において、 半導体基板(1)に集積されて多数のメモリセルが設けられており、該メモリセルは選択トランジスタ(AT)、メモリトランジスタ(ST)及び強誘電体キャパシタ(KE1、FS、KE2)を有し、 前記の選択トランジスタ(AT)及びメモリトランジスタ(ST)は、前記選択トランジスタ(AT)の第1の端子(AA1)を介して直列に結線されており、 前記強誘電体キャパシタ(KE1、FS、KE2)は、前記選択トランジスタ(AT)の第1の端子(AA1)とメモリトランジスタ(ST)の制御電極(GS)との間に接続されていることを特徴とする、メモリセル装置。

IPC (5件)：

G11C 11/22 501 ,  H01L 21/8247 ,  H01L 27/105 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 11/22 501 A ,  H01L 27/10 444 Z ,  H01L 29/78 371

Fターム (15件)：

5F083FR01 ,  5F083FR05 ,  5F083HA02 ,  5F083HA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F101BA62 ,  5F101BB02 ,  5F101BD02 ,  5F101BD22 ,  5F101BD30

引用特許：

審査官引用 (2件)

• 強誘電体メモリ装置
  公報種別：公開公報   出願番号：特願平11-046855   出願人：富士通株式会社
• 強誘電体メモリ装置とその駆動方法
  公報種別：公開公報   出願番号：特願平10-297114   出願人：富士通株式会社