特許

J-GLOBAL ID：200903083349899343

スイッチトキャパシタ型可変利得増幅回路

発明者： 豆崎 裕一 ,  鈴木 晃
出願人/特許権者： 富士フイルムホールディングス株式会社
代理人 (4件)： 小栗 昌平 ,  本多 弘徳 ,  市川 利光 ,  高松 猛
公報種別：公開公報
出願番号（国際出願番号）：特願2005-198848
公開番号（公開出願番号）：特開2007-019821
出願日： 2005年07月07日
公開日（公表日）： 2007年01月25日
要約：

【課題】消費電流を抑制することのできるスイッチトキャパシタ型可変利得増幅回路を提供する。【解決手段】オペアンプA、オペアンプAの差動入力ノードVip、Vinに接続されるサンプリングコンデンサC1p及びC1n、利得に応じて容量が切り替わる増幅用の可変容量コンデンサC2p及びC2n、サンプリング期間の差動入力電圧INP、INNをサンプリングコンデンサC1pに接続するためのスイッチS1、アンプ期間にサンプリングコンデンサC1p、C1nを短絡するためのスイッチS2、サンプリング期間に増幅用可変容量コンデンサC2p、C2nをリセットし、オペアンプAの差動入力ノードVip、Vinを出力ノードOUTP、OUTNに短絡して基準電圧VCMLとなるように制御するためのスイッチS3、オペアンプAのバイアス電流をPGA回路の利得に応じて制御するバイアス回路10から構成される。【選択図】 図1

請求項（抜粋）：

容量可変のコンデンサと、前記コンデンサに接続される増幅器とを含み、前記コンデンサの容量に応じて利得が決定されるスイッチトキャパシタ型可変利得増幅回路であって、 前記利得に応じて、前記増幅器に供給するバイアス電流を制御するバイアス電流制御手段を備えるスイッチトキャパシタ型可変利得増幅回路。

IPC (2件)：

H03G 3/12 ,  H03F 3/70

FI (2件)：

H03G3/12 A ,  H03F3/70

Fターム (32件)：

5J100AA26 ,  5J100BA07 ,  5J100BB12 ,  5J100BB15 ,  5J100BB22 ,  5J100BC00 ,  5J100BC05 ,  5J100CA11 ,  5J100DA06 ,  5J100EA02 ,  5J100FA00 ,  5J500AA01 ,  5J500AA25 ,  5J500AC36 ,  5J500AF10 ,  5J500AF18 ,  5J500AH09 ,  5J500AH17 ,  5J500AH29 ,  5J500AH30 ,  5J500AH38 ,  5J500AK01 ,  5J500AK05 ,  5J500AK09 ,  5J500AK12 ,  5J500AK47 ,  5J500AM11 ,  5J500AM21 ,  5J500AS00 ,  5J500AT01 ,  5J500AT03 ,  5J500AT06

引用特許：

出願人引用 (2件)

• アナログフロントエンド回路
  公報種別：公開公報   出願番号：特願2000-349790   出願人：ソニー株式会社
• スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路
  公報種別：公開公報   出願番号：特願2002-043783   出願人：シャープ株式会社