特許

J-GLOBAL ID：200903085656664798

アナログフロントエンド回路

発明者： 西尾 研一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願2000-349790
公開番号（公開出願番号）：特開2002-158585
出願日： 2000年11月16日
公開日（公表日）： 2002年05月31日
要約：

【要約】【課題】 それぞれ使用状況におけるノイズの発生や消費電力を最小にする。【解決手段】 例えば電荷転送素子(CCD:図示せず)で撮像されたアナログ信号が入力端子1を通じて相関2重サンプリング回路(CDS)2に供給される。そしてこのCDS2を通じて撮像されたアナログ信号が取り出され、このCDS2で取り出された信号が、切り換えスイッチ3を通じてアナログ形式のプログラム可能な利得制御アンプ(PGA)4に供給される。このアナログPGA4で利得制御された信号と、切り換えスイッチ3からの信号とが切り換えスイッチ5で選択される。さらにこの選択された信号が、例えば12ビットのアナログデジタル変換器(ADC)6に供給される。そして変換されたデジタル信号が、例えば乗算器からなるデジタル形式のプログラム可能な利得制御アンプ(PGA)7を通じて出力端子8に取り出される。

請求項（抜粋）：

アナログ信号が供給される利得制御可能なアナログアンプと、このアナログアンプの出力をデジタル化するアナログデジタル変換器と、このアナログデジタル変換器の出力に任意の値を乗算するデジタルアンプとを有し、所定の利得までの増幅を前記アナログアンプで行うと共にそれ以降の増幅を前記デジタルアンプで行う第1の動作モードと、前記アナログアンプの利得を固定にして所望の利得の増幅を前記デジタルアンプで行う第2の動作モードとが設けられ、前記アナログアンプの動作を停止して全利得の増幅を前記デジタルアンプのみで行う第3の動作モードと、前記第1〜第3の動作モードを切り換えて所望の信号処理を行うことを特徴とするアナログフロントエンド回路。

IPC (2件)：

H03M 1/18 ,  H04N 5/14

FI (2件)：

H03M 1/18 ,  H04N 5/14 A

Fターム (12件)：

5C021PA02 ,  5C021PA64 ,  5C021XA03 ,  5C021XA19 ,  5J022AA01 ,  5J022AB07 ,  5J022BA08 ,  5J022CA10 ,  5J022CD02 ,  5J022CF02 ,  5J022CF07 ,  5J022CF10

引用特許：

審査官引用 (3件)

• 自動利得制御装置
  公報種別：公開公報   出願番号：特願平4-137073   出願人：株式会社日立製作所
• 特開平2-089488
  
• ニー圧縮伸張回路
  公報種別：公開公報   出願番号：特願平5-015227   出願人：株式会社日立製作所