特許
J-GLOBAL ID：200903083384370576
コンピュータシステム
発明者：
,
出願人/特許権者：
代理人 (4件)：
村上 啓吾
, 大岩 増雄
, 児玉 俊英
, 竹中 岑生
公報種別：公開公報
出願番号（国際出願番号）：特願2004-055735
公開番号（公開出願番号）：特開2005-250524
出願日： 2004年03月01日
公開日（公表日）： 2005年09月15日
要約：
【課題】 WDT回路の潜在異常を早期にかつ確実に検出できるようにして、フェイルセーフの要求に十分に応えることができるコンピュータシステムを提供する。【解決手段】 コンピュータ1、およびその動作を監視するウォッチドッグタイマ回路2に加えて、ウォッチドッグタイマ回路2からコンピュータ1に対してCPUリセット信号を出力した回数を記憶するWDT動作記憶部3を設け、コンピュータ1は、起動時にWDT動作記憶部3の内容を確認し、ウォッチドッグタイマ回路2からCPUリセット信号が一度も出力されていない場合にはこのウォッチドッグタイマ回路2に対してタイマリセット信号の供給を停止して当該回路2の診断を行うように構成されている。【選択図】 図1
請求項（抜粋）：
コンピュータとその動作を監視するウォッチドッグタイマ回路とを備えたコンピュータシステムにおいて、上記ウォッチドッグタイマ回路から上記コンピュータに対してCPUリセット信号を出力した回数を記憶するWDT動作記憶部を設けるとともに、上記コンピュータは、起動時に上記WDT動作記憶部の内容を確認し、上記ウォッチドッグタイマ回路からCPUリセット信号が一度も出力されていない場合にはこのウォッチドッグタイマ回路に対してタイマリセット信号の供給を停止して当該回路の診断を行うように構成されていることを特徴とするコンピュータシステム。
IPC (2件)：
FI (4件)：
G06F11/30 305D
, G06F11/30 F
, G06F11/30 310K
, G06F11/16 310C
5B034BB17
, 5B034DD01
, 5B034DD02
, 5B034DD06
, 5B042JJ04
, 5B042JJ15
, 5B042JJ20
, 5B042JJ21
, 5B042JJ25
, 5B042JJ29
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る
