クロック信号位相遅延補償方法

発明者：
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-305101
公開番号（公開出願番号）：特開2000-163154
出願日： 1999年10月27日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】クロック位相遅延補償技法を通じてデータ通信システムの性能及び信頼性をより一層向上させ得る方法を提供する。【解決手段】クロック信号CLKの遅延量を変更した相異なる複数の遅延クロック信号を供給し、選択された1つの遅延クロック信号に同期して、制御器150は1つ以上のテスト・データ信号D0及びそれらに対応するアドレス信号A0を順次に発生して記憶素子170に伝送し、記憶素子170は元のCLKに同期して、D0をA0の指す領域に格納した後、所定時刻にてA0を受信すると、このA0に対応するデータ信号を読取って制御器150に伝送し、制御器150は所定時刻にてデータ信号を受信して、両データ信号が同一であるかを判断し、一致すると、次に選択される遅延クロック信号に対して上記動作を繰返し、この動作にてデータ信号全てが「正」であると、遅延クロック信号を最終のクロック信号として決定する。

請求項（抜粋）：

半導体素子と、バスを介して接続される記憶素子とを有するデータ通信システムに用いられ、前記両素子に供給されるクロック信号の位相遅延を補償するクロック信号位相遅延補償方法であって、前記クロック信号の遅延量を変更して、各々が相異なる遅延量を有する複数の遅延クロック信号を供給する第1段階と、前記複数の遅延クロック信号のうちで選択された遅延クロック信号に同期して、制御器をして、1つ以上のテスト・データ信号及びそれらに対応するアドレス信号を順次に発生し、前記バスを介して前記記憶素子に伝送せしめる第2段階と、元のクロック信号に同期して、前記記憶素子をして、前記1つ以上のテスト・データ信号の各々をそのアドレス信号の指す領域に格納せしめた後、前記元のクロック信号の所定時刻にて、前記アドレス信号を受信すると、前記アドレス信号に対応するデータ信号を読取り、前記バスを介して前記制御器に伝送せしめる第3段階と、前記遅延クロック信号の所定時刻にて、前記制御器をして、前記記憶素子からのデータ信号を受信して、前記各テスト・データ信号と前記受信データ信号とが同一であるか否かを判断せしめる第4段階と、前記第4段階における前記各テスト・データ信号に対して「正」として判断された場合は、後続テスト・データ信号に対して前記第2段階乃至第4段階を繰返して行わしめ、そうでない場合には、前記各テスト・データ信号が「正」として判断されるまで、次に選択される遅延クロック信号に対して前記第2段階乃至第4段階を繰返して行わしめる第5段階と、前記第5段階における前記1つ以上のテスト・データ信号全てに対して「正」として判断された場合は、前記遅延クロック信号を前記半導体素子に用いられるべき最終のクロック信号として決定し、そうでない場合には、前記テスト・データ信号全てが「正」として判断されるまで、次に選択される遅延クロック信号に対して前記第2段階乃至第5段階を繰返して行わしめる第6段階と、を含むことを特徴とするクロック信号位相遅延補償方法。

IPC (3件)：

G06F 1/10 , H04L 7/02 , H04L 12/40

FI (3件)：

G06F 1/04 330 A , H04L 7/02 Z , H04L 11/00 320

引用特許：

審査官引用 (5件)

メモリアクセス制御回路
公報種別：公開公報出願番号：特願平4-149655 出願人：三菱電機株式会社
メモリ・コントローラ
公報種別：公開公報出願番号：特願平10-004583 出願人：ヒューレット・パッカード・カンパニー
特開昭63-085377

全件表示

前のページに戻る