特許
J-GLOBAL ID:200903083416953773
スイッチング増幅回路
発明者:
出願人/特許権者:
代理人 (1件):
原 謙三
公報種別:公開公報
出願番号(国際出願番号):特願2001-031558
公開番号(公開出願番号):特開2002-237729
出願日: 2001年02月07日
公開日(公表日): 2002年08月23日
要約:
【要約】【課題】 スイッチング素子の変更の際、デルタシグマ変調回路そのものの変更が不要なスイッチング増幅回路を提供する。【解決手段】 本発明のスイッチング増幅回路は、複数の乗算器を有し入力信号をデルタシグマ変調して量子化信号を出力するデルタシグマ変調回路39と、上記量子化信号に基づいてスイッチング素子をスイッチングして該量子化信号をパルス増幅するパルス増幅回路34と、このパルス増幅回路34を上記デルタシグマ変調回路34に負帰還すると共に、上記パルス増幅回路34の出力をローパスフィルタ35を介して復調するスイッチング増幅回路であって、上記デルタシグマ変調回路34は、上記スイッチング素子の遅延時間に応じて上記各乗算器の係数値を切り替えるようになっている。
請求項(抜粋):
複数の乗算器を有し入力信号をデルタシグマ変調して量子化信号を出力するデルタシグマ変調回路と、上記量子化信号に基づいてスイッチング素子をスイッチングして該量子化信号をパルス増幅するパルス増幅回路と、上記パルス増幅回路を上記デルタシグマ変調回路に負帰還すると共に、上記パルス増幅回路の出力をフィルタを介して復調するスイッチング増幅回路において、上記デルタシグマ変調回路は、上記スイッチング素子の遅延時間に応じて上記各乗算器の係数値を切り替えることを特徴とするスイッチング増幅回路。
IPC (2件):
FI (2件):
Fターム (42件):
5J064BA03
, 5J064BA13
, 5J064BB12
, 5J064BC05
, 5J064BC08
, 5J064BC10
, 5J064BC11
, 5J064BC16
, 5J064BC19
, 5J064BC24
, 5J064BC25
, 5J064BD03
, 5J091AA01
, 5J091AA24
, 5J091AA27
, 5J091AA41
, 5J091AA51
, 5J091AA66
, 5J091CA26
, 5J091CA88
, 5J091CA92
, 5J091FA08
, 5J091FA17
, 5J091FA19
, 5J091FA20
, 5J091HA25
, 5J091HA29
, 5J091HA38
, 5J091KA01
, 5J091KA15
, 5J091KA23
, 5J091KA25
, 5J091KA26
, 5J091KA31
, 5J091KA33
, 5J091KA42
, 5J091KA53
, 5J091MA11
, 5J091SA05
, 5J091TA01
, 5J091UW01
, 5J091UW04
引用特許:
前のページに戻る