特許

J-GLOBAL ID：200903083557870987

半導体集積回路装置

発明者： 戸田 春希 ,  市橋 基
出願人/特許権者： 株式会社半導体理工学研究センター
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-093387
公開番号（公開出願番号）：特開2005-285161
出願日： 2004年03月26日
公開日（公表日）： 2005年10月13日
要約：

【課題】低電圧動作が可能な半導体集積回路装置を提供すること。【解決手段】 相補の出力ノード(OUT,/OUT)と、相補の出力ノード(OUT,/OUT)間に初期電位差を、相補の出力ノード(OUT,/OUT)それぞれへの入力電流(IREF,IDATA)の入力電流量の差に応じて生じさせる電流-電圧変換部(M1,M2,M4,M5)と、相補の出力ノード(OUT,/OUT)それぞれのバイアス点をシフトし、相補の出力ノード(OUT,/OUT)間に生じた初期電位差を増幅する増幅部(M3,M6)と、相補の出力ノード(OUT,/OUT)間の増幅された電位差に基づいて、相補の出力ノードそれぞれの出力レベルを確定する出力レベル確定部(M1,M2,M4,M5,M7,M8)とを具備する。【選択図】 図1

請求項（抜粋）：

相補の出力ノードと、 前記相補の出力ノード間に初期電位差を、前記相補の出力ノードそれぞれへの入力電流の入力電流量の差に応じて生じさせる電流-電圧変換部と、 前記初期電位差を生じた相補の出力ノードそれぞれのバイアス点をシフトし、前記相補の出力ノード間に生じた初期電位差を増幅する増幅部と、 前記相補の出力ノード間の増幅された電位差に基づいて、前記相補の出力ノードそれぞれの出力レベルを確定する出力レベル確定部と を具備することを特徴とする半導体集積回路装置。

IPC (3件)：

G11C11/419 ,  G11C11/409 ,  G11C16/06

FI (3件)：

G11C11/34 311 ,  G11C17/00 634D ,  G11C11/34 353A

Fターム (16件)：

5B015HH01 ,  5B015JJ02 ,  5B015JJ03 ,  5B015KB12 ,  5B015KB14 ,  5B125CA03 ,  5B125CA04 ,  5B125EE02 ,  5B125FA05 ,  5M024AA02 ,  5M024BB14 ,  5M024BB35 ,  5M024CC72 ,  5M024PP03 ,  5M024PP09 ,  5M024PP10

引用特許：

出願人引用 (2件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-023188   出願人：三菱電機株式会社
• 半導体メモリ装置の電流センシング回路
  公報種別：公開公報   出願番号：特願平5-197391   出願人：三星電子株式会社

審査官引用 (1件)

• センスアンプ回路
  公報種別：公開公報   出願番号：特願平8-130263   出願人：沖電気工業株式会社