特許

J-GLOBAL ID：200903083646091070

半導体装置及びその製造方法

発明者： 天沼 一志
出願人/特許権者： 日本電気株式会社 ,  シンメトリクス コーポレーション
代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-299789
公開番号（公開出願番号）：特開平11-135736
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 水素アニールによって特性確保を妨げず、還元性雰囲気による強誘電体及び高誘電率材料の劣化を防止し得る高集積な半導体装置を提供すること。【解決手段】 この半導体装置の構造では、シリコン基板1上に素子分離酸化膜2,層間絶縁膜6,水素バリア膜7,下部電極8,容量絶縁膜9,上部電極10,水素バリア膜11,水素バリア膜12,層間絶縁膜13,及び配線層14がこの順で形成され、下部電極8,容量絶縁膜(誘電体)9,及び上部電極10からなる容量部が水素バリア膜7,11,12により完全に覆われると共に、シリコン基板1の不純物拡散領域3間のゲート酸化膜4上にゲート電極5が形成されている。ここでは、容量部のみが水素バリア膜7,11,12により完全に覆われているため、還元性雰囲気による強誘電体及び高誘電率材料の劣化を防止でき、水素アニールによって特性確保を妨げない。

請求項（抜粋）：

強誘電体材料又は高誘電体材料を容量絶縁膜とする容量部を有する半導体装置において、前記容量部は、水素バリア膜で覆われており、且つ該容量部以外は該水素バリア膜を有しないことを特徴とする半導体装置。

IPC (5件)：

H01L 27/10 451 ,  H01L 21/283 ,  H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 451 ,  H01L 21/283 N ,  H01L 21/88 M ,  H01L 27/10 651

引用特許：

審査官引用 (2件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平5-254378   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション
• 半導体メモリ素子のキャパシタ構造及びその形成方法
  公報種別：公開公報   出願番号：特願平7-276782   出願人：ソニー株式会社