特許

J-GLOBAL ID：200903083706358720

半導体装置

発明者： 岡本 一好 ,  若杉 浩彦
出願人/特許権者： 三菱電機株式会社
代理人 (2件)： 田澤 博昭 ,  加藤 公延
公報種別：公開公報
出願番号（国際出願番号）：特願2002-160404
公開番号（公開出願番号）：特開2004-006529
出願日： 2002年05月31日
公開日（公表日）： 2004年01月08日
要約：

【課題】CMPのために配置するダミーシートを介した下地の配線間での電気的干渉を低減することができる半導体装置を提供する。【解決手段】半導体基板上に形成され、複数のワード線N-2〜N+2が平行に配置した下地面と、ワード線N-2〜N+2に沿った方向に、隣り合う2つのワード線をまたぐように複数のダミーシート1を配置してなるブロックと、当該ブロック間で隣り合う2つのワード線をまたぐように複数のブロック間に配置した複数のダミーシート1とからなるダミーパターンとを備える。【選択図】 図1

請求項（抜粋）：

半導体基板上に形成され、複数の配線が平行に配置した配線層と、 上記配線に沿った方向に、隣り合う2つの配線をまたぐように複数のダミーシートを配置してなるブロックと、当該ブロック間で隣り合う2つの配線をまたぐように複数のブロック間に配置した複数のダミーシートとからなるダミーパターンと を備えた半導体装置。

IPC (4件)：

H01L21/3205 ,  H01L21/8242 ,  H01L27/10 ,  H01L27/108

FI (3件)：

H01L21/88 S ,  H01L27/10 471 ,  H01L27/10 681Z

Fターム (14件)：

5F033QQ48 ,  5F033UU04 ,  5F033VV01 ,  5F033VV16 ,  5F033XX01 ,  5F033XX23 ,  5F083AD00 ,  5F083BS00 ,  5F083CR00 ,  5F083EP00 ,  5F083GA12 ,  5F083LA16 ,  5F083PR40 ,  5F083ZA28

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-226676   出願人：株式会社東芝
• パターン発生方法
  公報種別：公開公報   出願番号：特願平7-312587   出願人：株式会社東芝
• 半導体装置及びその製造方法並びに製造に用いるマスク
  公報種別：公開公報   出願番号：特願平11-352847   出願人：日本電気株式会社