特許

J-GLOBAL ID：200903083854493408

半導体記憶装置

発明者： 江守 孝之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234520
公開番号（公開出願番号）：特開平10-079473
出願日： 1996年09月04日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】膜厚の不均一が生じぬよう平坦な下地に対して形成する必要がある強誘電体キャパシタを有する強誘電体メモリにおいて、個々のキャパシタの面積を拡大して分極電荷値を増大させ、また必要な分極電荷値を確保しながら強誘電体キャパシタ一つあたりの占有面積を縮小し、メモリの高集積化や装置の縮小化を可能にする。【解決手段】キャパシタを第1強誘電体キャパシタ34と第2強誘電体キャパシタ35の2層構成とし、上記両キャパシタ層を第2層間絶縁膜により絶縁し、第1強誘電体キャパシタ34と第2強誘電体キャパシタ35が互いに重なり部を有する構造とする。

請求項（抜粋）：

強誘電体を2つの電極間に有し、両電極への印加電圧に応じた強誘電体の分極の方向によって2値データを記憶する強誘電体キャパシタと、この強誘電体キャパシタと接続されたスイッチング用の電界効果型トランジスタとからなるメモリセルを有する半導体記憶装置において、互いに絶縁層を介して積層されている2層以上の強誘電体キャパシタを有し、これらの強誘電体キャパシタが相互に重なり部を有することを特徴とする半導体記憶装置。

IPC (11件)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 14/00

FI (7件)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/04 C ,  H01L 27/10 441 ,  H01L 27/10 651 ,  H01L 29/78 371 ,  G11C 11/34 352 A

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-069774   出願人：三菱電機株式会社
• 特開平4-302467
  
• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-308234   出願人：沖電気工業株式会社
• 特開平3-153074