特許
J-GLOBAL ID：200903083869862833
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-333927
公開番号（公開出願番号）：特開2000-164859
出願日： 1998年11月25日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 絶縁ゲート型半導体装置のラッチアップを防止し、破壊耐量を向上する。【解決手段】 n型のドリフト領域21と、ドリフト領域21の表面の一部に配置された複数のp型のベース領域1と、この複数のベース領域1の間のドリフト領域21の表面の一部に配置されたp型のキャリア引き抜き領域2とを有した半導体装置である。さらに、ベース領域1の内部に配置されたn型の第1主電極領域3と、ドリフト領域21の底面に接して設けられた第2主電極領域20と、ベース領域1の表面に接して設けられたゲート絶縁膜23と、ゲート絶縁膜23の上部に配置された制御電極24とを有している。第2主電極領域20とキャリア引き抜き領域2とは、第1主電極27により互いに接続されている。キャリア引き抜き領域2によりベース領域1に流入するホールの量を相対的に減少させる。
請求項（抜粋）：
第1導電型の半導体領域からなるドリフト領域と、該ドリフト領域の表面の一部に配置された第2導電型の複数のベース領域と、該複数のベース領域の間の前記ドリフト領域の表面の一部に、該ベース領域と離間して配置された前記第2導電型のキャリア引き抜き領域と、前記ベース領域の内部に配置された前記第1導電型の第1主電極領域と、前記ドリフト領域の底面に接して設けられた半導体領域からなる第2主電極領域と、前記ベース領域の表面に接して設けられたゲート絶縁膜と、該ゲート絶縁膜の上部に配置された制御電極とから少なくとも構成されることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 655 E
, H01L 29/78 656 C
