特許
J-GLOBAL ID：200903083992642864
プログラマブルデバイス
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-033252
公開番号（公開出願番号）：特開2000-232354
出願日： 1999年02月10日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 従来技術によるプログラマブルデバイスの欠点である論理回路の実現効率を改善し、より大規模な回路を実現する。具体的には、従来のデバイスでは不可能であったプログラマブルセルでの複数ポートメモリを提供する。【解決手段】 入出力ポートを2セット化し、2セットの4入力1出力回路(2読み出し)、又は16ビット2ポート(1読み出し1書き込み)RAMを実現する回路を例示する。記憶素子101はマトリクス状に配置され、2組のワード線及びデータ線対により接続される。接続されたワード線はデコーダ102に接続される。センスアンプ103は、記憶素子101のデータ線対とセレクタ104に接続される。セレクタ104はセンスアンプ103のデータを信号INa3、INa4、INb3、INb4により選択しOUTa及びOUTbに出力する。
請求項（抜粋）：
内部に記憶手段を有し、前記憶手段によってプログラマブル論理又はメモリとして動作するプログラマブルセルと、複数の配線により構成され記憶手段によって配線群の結線状態を決定する配線ネットワークとを有するプログラマブルデバイスにおいて、前記プログラマブルセルの入出力ポート群をnセット(nは2以上の整数)設け、前記配線ネットワークをmセット(mは2以上の整数)設けることを特徴とするプログラマブルデバイス。
Fターム (12件)：
5J042AA10
, 5J042BA02
, 5J042BA04
, 5J042BA08
, 5J042CA00
, 5J042CA02
, 5J042CA19
, 5J042CA20
, 5J042CA27
, 5J042CA28
, 5J042DA00
, 5J042DA04
