特許
J-GLOBAL ID：200903084072144320

半導体装置

発明者：
山崎 舜平

山崎 舜平 について

, 
磯部 敦生

磯部 敦生 について

, 
郷戸 宏充

郷戸 宏充 について

, 
岡崎 豊

岡崎 豊 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2008-237541
公開番号（公開出願番号）：特開2009-094495
出願日： 2008年09月17日
公開日（公表日）： 2009年04月30日
要約：
【課題】SOI構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。【解決手段】絶縁表面を有する基板上にnチャネル型及びpチャネル型電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。nチャネル型及びpチャネル型電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。応力を有する絶縁膜によって半導体層へ与えられる歪み、半導体層の面方位、又はチャネル長方向の結晶軸を制御することによって、nチャネル型とpチャネル型電界効果トランジスタとの移動度の差を軽減し、電流駆動能力及び応答速度を同等とする。【選択図】図1
請求項（抜粋）：
絶縁表面を有する基板上に、 第1の半導体層、第1のゲート絶縁層、第1のゲート電極層、第1のソース電極層及び第1のドレイン電極層を含む第1の電界効果トランジスタと、 前記第1の電界効果トランジスタを覆う第1の絶縁膜と、 前記第1の絶縁膜上に層間絶縁層と、 前記層間絶縁層上に、第2の半導体層、第2のゲート絶縁層、第2のゲート電極層、第2のソース電極層及び第2のドレイン電極層を含む第2の電界効果トランジスタと、 前記第2の電界効果トランジスタを覆う第2の絶縁膜とを積層構造で有し、 前記第1の電界効果トランジスタは、前記第1の半導体層と前記絶縁表面を有する基板との間に形成された第1の絶縁層と接合して前記絶縁表面を有する基板上に設けられ、 前記第2の電界効果トランジスタは、前記層間絶縁層上に設けられた第2の絶縁層と接合して前記第1の電界効果トランジスタ上に設けられ、 前記第1の電界効果トランジスタの導電型がn型であり、前記第2の電界効果トランジスタの導電型がp型であり、 前記第2の絶縁膜は圧縮応力を有する絶縁膜であり、前記第2の絶縁膜の圧縮応力により前記第2の半導体層のチャネル形成領域に歪みを与えていることを特徴とする半導体装置。
IPC (12件)：
H01L 29/786 ,  H01L 21/02 ,  H01L 27/12 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/00 ,  H01L 21/336 ,  H01L 21/768 ,  H01L 29/417 ,  H01L 29/423 ,  H01L 29/49
FI (11件)：
H01L29/78 613A ,  H01L27/12 B ,  H01L27/08 331E ,  H01L27/08 321C ,  H01L27/00 301B ,  H01L29/78 619A ,  H01L29/78 627D ,  H01L29/78 620 ,  H01L21/90 C ,  H01L29/50 M ,  H01L29/58 G
Fターム (161件)：
4M104AA01 ,  4M104AA02 ,  4M104AA04 ,  4M104AA05 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB36 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD08 ,  4M104DD09 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD18 ,  4M104DD20 ,  4M104DD34 ,  4M104DD37 ,  4M104DD43 ,  4M104DD51 ,  4M104DD52 ,  4M104EE03 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F033GG03 ,  5F033GG04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033JJ01 ,  5F033KK01 ,  5F033PP06 ,  5F033PP14 ,  5F033PP26 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR22 ,  5F033SS03 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033VV06 ,  5F033VV08 ,  5F048AA07 ,  5F048AA08 ,  5F048AB03 ,  5F048AB10 ,  5F048AC04 ,  5F048BA10 ,  5F048BA14 ,  5F048BA16 ,  5F048BA20 ,  5F048BB06 ,  5F048BB07 ,  5F048BB09 ,  5F048BB11 ,  5F048BD01 ,  5F048BF11 ,  5F048BF16 ,  5F048BG01 ,  5F048BG03 ,  5F048BG07 ,  5F048CB03 ,  5F048CB04 ,  5F048CB10 ,  5F110AA01 ,  5F110AA04 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF25 ,  5F110FF26 ,  5F110FF30 ,  5F110FF32 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG17 ,  5F110GG24 ,  5F110GG25 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HL22 ,  5F110HL23 ,  5F110HL24 ,  5F110HM02 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN27 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110QQ11 ,  5F110QQ17 ,  5F110QQ19 ,  5F110QQ23 ,  5F110QQ28
引用特許：
出願人引用 (2件) 審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2002-031154   出願人：株式会社半導体エネルギー研究所
  • 半導体装置およびその作製方法
    公報種別：公開公報   出願番号：特願平9-337670   出願人：株式会社半導体エネルギー研究所
  • 半導体装置の作製方法
    公報種別：公開公報   出願番号：特願2003-031527   出願人：株式会社半導体エネルギー研究所

前のページに戻る

TOP

BOTTOM