特許
J-GLOBAL ID：200903084265566710

送信バッファ回路

発明者：
杉村 和彦

杉村 和彦 について


出願人/特許権者：
静岡日本電気株式会社

静岡日本電気株式会社 について


代理人 (1件)： 熊谷 雄太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-095714
公開番号（公開出願番号）：特開2000-295205
出願日： 1999年04月02日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 デュアルポートメモリのリード側アドレスカウンタが外部からの一時的な雑音等により誤動作した場合に、書き込み側から読み出し側に読み出しデータのサイズしか通知していないために、データを書き込んだアドレスと読み出すアドレスが不一致しまう誤動作を延々と続ける欠点がある。【解決手段】 ライト側アドレスカウンタ12のライト終了アドレスの値を保持し、リード側アドレスカウンタ13に通知するライト終了アドレス保持回路15を設けている。このライト終了アドレス保持回路15は、外部からの一時的な雑音等によりリード側アドレスカウンタ13が誤動作した時に、ライト側アドレスカウンタ12の値を使用してリード側アドレスカウンタ13の値を自己復旧させる。
請求項（抜粋）：
送信データ生成部と送信制御部との間に接続された送信バッファ回路であって、前記送信データ生成部からの送信データを格納し該格納された前記送信データを読み出して前記送信制御部に転送していくデュアルポートメモリと、前記送信データ生成部からのライトクロックと有効データ範囲信号からライト側アドレスをカウントアップし前記デュアルポートメモリのライト側アドレスに接続させるライト側アドレスカウンタと、該ライト側アドレスカウンタのライト動作をカウントして該カウント値を前記送信制御部に通知するデータサイズカウンタ&保持回路と、前記送信制御部からの送信データサイズ保持信号に従ってライト側アドレスを保持し前記リード側アドレスカウンタに通知するライト終了アドレス保持回路と、前記送信制御部からのリードクロックと送信タイミング信号からリード側アドレスをカウントアップし前記デュアルポートメモリのリード側アドレスに接続させるリード側アドレスカウンタとを有することを特徴とした送信バッファ回路。
IPC (4件)：
H04L 7/00 ,  G06F 12/16 310 ,  G06F 13/38 310 ,  H04L 13/08
FI (4件)：
H04L 7/00 A ,  G06F 12/16 310 C ,  G06F 13/38 310 F ,  H04L 13/08
Fターム (27件)：
5B018GA06 ,  5B018HA31 ,  5B018MA03 ,  5B018MA32 ,  5B018RA04 ,  5B018RA13 ,  5B077AA45 ,  5B077BA02 ,  5B077DD03 ,  5B077DD13 ,  5B077MM02 ,  5B077NN08 ,  5K034AA06 ,  5K034CC01 ,  5K034DD01 ,  5K034HH01 ,  5K034HH02 ,  5K034HH25 ,  5K034HH46 ,  5K034HH56 ,  5K047AA12 ,  5K047GG03 ,  5K047GG45 ,  5K047GG52 ,  5K047MM24 ,  5K047MM28 ,  5K047MM56
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM