半導体基板の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-149588
公開番号（公開出願番号）：特開2003-347399
出願日： 2002年05月23日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】 SiGe層2とシリコン基板1との界面から貫通転位6が発生したとしても、それを緩和させて、接合リーク電流を最小限に止めることができる半導体装置の製造方法を提供することを目的とする。【解決手段】 (a)表面がシリコンからなる基板上にSiGe層を形成し、(b)さらにその上に半導体層を形成し、(c)素子分離形成領域となる基板上の領域におけるSiGe層内にイオン注入し、熱処理を行う半導体基板の製造方法。

請求項（抜粋）：

(a)表面がシリコンからなる基板上にSiGe層を形成し、(b)さらにその上に半導体層を形成し、(c)素子分離形成領域となる基板上の領域におけるSiGe層内にイオン注入し、熱処理を行うことを特徴とする半導体基板の製造方法。

IPC (5件)：

H01L 21/76 , H01L 21/20 , H01L 21/205 , H01L 21/265 , H01L 29/78

FI (7件)：

H01L 21/20 , H01L 21/205 , H01L 21/76 R , H01L 21/76 L , H01L 29/78 301 R , H01L 29/78 301 B , H01L 21/265 Q

Fターム (54件)：

5F032AA01 , 5F032AA34 , 5F032AA44 , 5F032AA77 , 5F032CA05 , 5F032CA11 , 5F032CA17 , 5F032DA02 , 5F032DA07 , 5F032DA12 , 5F032DA23 , 5F032DA25 , 5F032DA26 , 5F032DA33 , 5F032DA60 , 5F032DA63 , 5F032DA74 , 5F045AA03 , 5F045AB01 , 5F045AB02 , 5F045AC01 , 5F045AD08 , 5F045AD09 , 5F045AD10 , 5F045AD11 , 5F045AD12 , 5F045AD13 , 5F045AF03 , 5F045BB12 , 5F045DA52 , 5F045DA67 , 5F045HA15 , 5F052DA03 , 5F052DB01 , 5F052GC03 , 5F052HA06 , 5F140AA01 , 5F140AA02 , 5F140AA24 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA02 , 5F140BA05 , 5F140BA16 , 5F140BA17 , 5F140BB16 , 5F140BC06 , 5F140BC12 , 5F140BC17 , 5F140BF01 , 5F140BF04 , 5F140CB04 , 5F140CB10

引用特許：

審査官引用 (5件)

デバイス分離形成後にSi選択エピタキシャル堆積を使用する歪みSiCMOS構造の製造方法
公報種別：公開公報出願番号：特願2001-224086 出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
特開平2-021632
ひずみ層を有するヘテロ接合半導体デバイスを形成する方法
公報種別：公開公報出願番号：特願平10-111477 出願人：モトローラ・インコーポレイテッド

全件表示

引用文献：

審査官引用 (1件)

"Strain relaxation mechanism for hydrogen-implanted Si1-xGex/Si(100) heterostructures"

前のページに戻る