特許

J-GLOBAL ID：200903084489169716

半導体装置およびその製造方法

発明者： 中村 孝 ,  檪村 浩
出願人/特許権者： ローム株式会社
代理人 (1件)： 小栗 昌平 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-254696
公開番号（公開出願番号）：特開2002-141483
出願日： 2001年08月24日
公開日（公表日）： 2002年05月17日
要約：

【要約】【課題】 経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供する。【解決手段】 半導体基板表面上に形成された電極を含み、前記電極が下式M1xM21-xM1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。

請求項（抜粋）：

半導体基板表面上に形成された電極を含み、前記電極が下式M1<SB>x</SB>M2<SB>1-x</SB> (0<x<1)M1:Au、Pt、Ir、Pd、Os、Re、Rh、Tu、Cu、Co、Fe、Ni、V、CrM2:Ta、Ti、Zr、Hf、W、Y、Mo、Nbで表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする半導体装置。

IPC (5件)：

H01L 27/105 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/8242 ,  H01L 27/108

FI (4件)：

H01L 21/28 301 A ,  H01L 21/28 301 R ,  H01L 27/10 444 B ,  H01L 27/10 651

Fターム (27件)：

4M104AA01 ,  4M104BB14 ,  4M104DD16 ,  4M104DD45 ,  4M104FF13 ,  4M104GG16 ,  4M104GG19 ,  5F083AD21 ,  5F083FR01 ,  5F083GA02 ,  5F083GA21 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA32 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR21 ,  5F083PR22 ,  5F083PR23 ,  5F083PR34

引用特許：

審査官引用 (3件)

• 高誘電キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平10-002602   出願人：三星電子株式会社
• 薄膜キャパシタおよび半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-063539   出願人：株式会社東芝
• 強誘電メモリセル内の非晶質バリア層
  公報種別：公表公報   出願番号：特願2000-603056   出願人：テルコーディアテクノロジーズインコーポレイテッド, ユニバーシティーオブメリーランド