特許
J-GLOBAL ID：200903084808579329

シャロー・トレンチ・アイソレーションの応力効果および光学的近接効果を相殺することによって半導体デバイスを製造する方法

発明者：
ジェームス デー.チリパラ

ジェームス デー.チリパラ について

, 
シャーリアー モイニアン

シャーリアー モイニアン について


出願人/特許権者：
アギア システムズ インコーポレーテッド

アギア システムズ インコーポレーテッド について


代理人 (8件)： 岡部 正夫 ,  加藤 伸晃 ,  岡部 讓 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光 ,  三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-333495
公開番号（公開出願番号）：特開2006-148116
出願日： 2005年11月18日
公開日（公表日）： 2006年06月08日
要約：
【課題】半導体デバイス製造工程における形状の欠陥を補償する方法を提供する。【解決手段】本発明は第1の半導体デバイスの分離構造応力効果を決定する工程、第2の半導体デバイスの光学的近接効果を決定する工程、製造モデル上で分離構造応力効果が光学的近接効果で相殺されるようにモデリング設計パラメータを選択する工程、および選択された設計パラメータを用いて第3の半導体デバイスを構成する工程とを含む半導体デバイスを製造する方法を提供する。【選択図】図6
請求項（抜粋）：
半導体デバイスを製造する方法であって、 第1の半導体デバイスの分離構造応力効果を決定する工程と、 第2の半導体デバイスの光学的近接効果を決定する工程と、 前記分離構造応力効果が前記光学的近接効果で相殺されるようにモデリング設計パラメータを選択する工程とを含む方法。
IPC (7件)：
H01L 21/76 ,  H01L 21/00 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 27/088 ,  H01L 21/823 ,  H01L 21/82
FI (7件)：
H01L21/76 Z ,  H01L21/76 L ,  H01L21/00 ,  H01L29/78 301R ,  H01L29/78 301Z ,  H01L27/08 102Z ,  H01L21/82 D
Fターム (28件)：
5F032AA32 ,  5F032CA17 ,  5F032CA20 ,  5F048AA04 ,  5F048AA07 ,  5F048AB10 ,  5F048AC01 ,  5F048BA01 ,  5F048BB01 ,  5F048BB02 ,  5F048BG13 ,  5F064CC09 ,  5F064DD05 ,  5F064EE05 ,  5F064EE19 ,  5F064EE56 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH11 ,  5F140AA06 ,  5F140AA08 ,  5F140AA37 ,  5F140AA39 ,  5F140AB03 ,  5F140CB04 ,  5F140DB06 ,  5F140DB07
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM