MOS型半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：尾身祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2001-375202
公開番号（公開出願番号）：特開2003-179157
出願日： 2001年12月10日
公開日（公表日）： 2003年06月27日
要約：

【要約】【課題】従来の製造プロセスを用いつつ、pMOSにはチャネル方向に圧縮応力をnMOSにはチャネル方向に引っ張り応力を印加出来るようにして両MOS電流の増加を図る。【解決手段】トレンチ型の素子分離領域によって素子分離がなされたMOS型半導体装置において、pMOSにおいては、チャネル方向のソース・ドレイン領域の長さを1μm以下とする。また、ゲート長を0.2μm以下とする。nMOSにおいては、ゲート幅方向と平行なソース・ドレイン領域の面がシリコン窒化膜が挿入された素子分離膜と接し、ゲート長方向と平行なソース・ドレイン領域の面がシリコン酸化膜のみからなる素子分離膜と接している。

請求項（抜粋）：

チャネル領域におけるチャネル方向の圧縮歪みがゲート幅方向の圧縮歪みよりも大きいpチャネル型MOSトランジスタ(以下、pMOS)を有することを特徴とするMOS型半導体装置。

IPC (5件)：

H01L 21/8238 , H01L 21/76 , H01L 27/08 331 , H01L 27/092 , H01L 29/78

FI (8件)：

H01L 27/08 331 A , H01L 27/08 321 C , H01L 29/78 301 H , H01L 29/78 301 R , H01L 29/78 301 N , H01L 21/76 L , H01L 27/08 321 D , H01L 27/08 321 E

Fターム (40件)：

5F032AA35 , 5F032AA44 , 5F032AA45 , 5F032AA46 , 5F032BA01 , 5F032BA08 , 5F032CA03 , 5F032CA17 , 5F048AA04 , 5F048AA08 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB08 , 5F048BB12 , 5F048BC01 , 5F048BD00 , 5F048BD02 , 5F048BF06 , 5F048BG14 , 5F048DA23 , 5F140AA05 , 5F140AB03 , 5F140AC01 , 5F140AC28 , 5F140BA01 , 5F140BB01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BJ01 , 5F140BJ08 , 5F140BJ27 , 5F140CB04 , 5F140CB08 , 5F140CB10 , 5F140CC01 , 5F140CC03 , 5F140CC08

引用特許：

審査官引用 (4件)

半導体装置及び製造方法
公報種別：公開公報出願番号：特願2001-358656 出願人：株式会社日立製作所
CMOS素子の製造方法
公報種別：公開公報出願番号：特願平11-184277 出願人：現代電子産業株式会社
半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-145533 出願人：ソニー株式会社

全件表示

引用文献：

審査官引用 (2件)

前のページに戻る