特許
J-GLOBAL ID：200903084845004271

半導体装置

発明者：
山崎 智幸

山崎 智幸 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-233671
公開番号（公開出願番号）：特開平9-082986
出願日： 1995年09月12日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】漏れ電流の低減と同時にオン電圧とスイッチング損失のトレードオフを改善する。【解決手段】高濃度n形半導体基板をn+ バッファ層2とし、この表面にn- 層1を形成し、n- 層1の表面層にp- 層5を形成し、この表面にn- 層1に達するトレンチ溝10を形成し、このトレンチ溝10の側壁や底面にホウ素を気相拡散し、p+ 領域6を形成し、p- 層5上、p+ 領域6上に表面電極3、n+バッファ層2上に裏面電極4を形成する。
請求項（抜粋）：
高濃度第一導電形半導体層上に、低濃度第一導電形半導体層が形成され、低濃度第一導電形半導体層の表面層に低濃度第二導電形半導体層が形成され、低濃度第二導電形半導体層の表面から低濃度第一導電形半導体層に達する複数個のトレンチ溝が選択的に形成され、トレンチ溝の表面層に高濃度第二導電形半導体領域が形成されることを特徴とする半導体装置。
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM