特許

J-GLOBAL ID：200903084884674845

ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体

発明者： 西田 浩一 ,  アンドリュー ケイ
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-045887
公開番号（公開出願番号）：特開平11-250112
出願日： 1998年02月26日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】 if-goto文、switch文等の実行制御分岐命令を含む言語で記述された動作記述から、ハードワイアード回路を合成する。【解決手段】 実行制御分岐命令を含む動作記述を、分岐節点およびマージ節点を用いたコントロールフローグラフ(CFG)に変換し(S100)、上記CFGをコントロールデータフローグラフ(CDFG)に変換し(S101)、上記CDFGに基づいてスケジューリングを行い(S102)、スケジューリング結果に基づいてアロケーションを行う(S103)。

請求項（抜粋）：

実行制御分岐命令を含む動作記述を、コントロールフローグラフに変換するステップ(a)と、コントロールフローグラフをコントロールデータフローグラフに変換するステップ(b)と、コントロールデータフローグラフに基づいてスケジューリングを行うステップ(c)と、スケジューリングの結果に基づいてアロケーションを行うステップ(d)とを含むことを特徴とするハードウェア合成方法。

IPC (4件)：

G06F 17/50 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G06F 15/60 656 B ,  H01L 21/82 C ,  H01L 27/04 U

引用特許：

審査官引用 (2件)

• 機能記述の最適化システム
  公報種別：公開公報   出願番号：特願平6-155972   出願人：株式会社東芝
• 制御回路生成装置
  公報種別：公開公報   出願番号：特願平4-141226   出願人：日本電気株式会社