特許
J-GLOBAL ID:200903084992984680

電子回路装置

発明者:
出願人/特許権者:
代理人 (1件): 小池 晃 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-141490
公開番号(公開出願番号):特開平8-008299
出願日: 1994年06月23日
公開日(公表日): 1996年01月12日
要約:
【要約】【構成】 配線パターン4が形成された絶縁性基板3上に、入力端子,出力端子のそれぞれにバンプ5が形成された電子部品2が、そのバンプ5を前記配線パターン4と接合させて実装されてなる,いわゆるフリップチップ実装方式の電子回路装置において、上記電子部品2のバンプ5あるいは当該バンプ5が接合される配線パターン4の少なくともいずれかにIn7を被覆する。【効果】 バンプと配線パターンの電気的な接続状態が均一になり、高い接続信頼性が得られる。したがって、電子回路装置の高性能化に大きく貢献できる。
請求項(抜粋):
配線パターンが形成された絶縁性基板上に、電子部品がその接続端子であるバンプを前記配線パターンと接合させて実装されてなる電子回路装置において、上記電子部品のバンプあるいは当該バンプが接合される配線パターンの少なくともいずれかにInが被覆されていることを特徴とする電子回路装置。
IPC (5件):
H01L 21/60 311 ,  H01R 4/04 ,  H05K 1/18 ,  H05K 3/34 501 ,  H01R 9/09
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る