特許
J-GLOBAL ID:200903085141003977
積層チップ部品の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
大田 優
公報種別:公開公報
出願番号(国際出願番号):特願平11-337493
公開番号(公開出願番号):特開2001-155948
出願日: 1999年11月29日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】 従来の製造方法によれば、スルーホール内に充填される導電ペーストの量により印刷面の平面度が劣化して導体パターンのファイン性が確保できない。導体パターンのファイン性を確保しようとすると、グリーンシートの裏面に導電材料が滲み出し、隣接する導体パターンと接触してショートする。【解決手段】 スルーホールが形成されたグリーンシートの表面に、スルーホールを覆うマスクを有するスクリーンを用いて導体パターンを印刷した後、スルーホール内に導電ペーストが充填される。そして、この絶縁体層が積層され、上層の導体パターンと下層の導体パターンが絶縁体層のスルーホールを介して接続される。【効果】 導体パターンのファイン性が確保でき、かつ、隣接する導体パターン間がショートするのを防止できる。
請求項(抜粋):
絶縁体層と導体パターンが積層され、上層の導体パターンと下層の導体パターンが絶縁体層のスルーホールを介して接続された積層チップ部品の製造方法において、スルーホールが形成されたグリーンシートの表面に、該スルーホールを覆うマスクを有するスクリーンを用いて導体パターンを印刷した後、該スルーホール内に導電ペーストが充填されたことを特徴とする積層チップ部品の製造方法。
IPC (3件):
H01F 41/04
, H01F 17/00
, H01G 4/30 311
FI (3件):
H01F 41/04 C
, H01F 17/00 D
, H01G 4/30 311 E
Fターム (11件):
5E062DD04
, 5E070CB03
, 5E070CB13
, 5E070CB15
, 5E070CB17
, 5E082AB03
, 5E082EE04
, 5E082EE35
, 5E082FF05
, 5E082FG04
, 5E082JJ03
引用特許:
前のページに戻る