特許
J-GLOBAL ID:200903085145210616
半導体記憶装置及びそのテスト方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-221920
公開番号(公開出願番号):特開2003-036690
出願日: 2001年07月23日
公開日(公表日): 2003年02月07日
要約:
【要約】【課題】DSテストにおいて、多個取り状態のまま冗長回路の置き換えプログラムを実行することができる半導体記憶装置を提供する。【解決手段】電気的にプログラム可能な不揮発性記憶素子を用いて冗長回路との置き換えを行う際に、DSテスター上で多個取り状態のまま救済可能な不良チップとこれに含まれる不良ビットのアドレス情報を検出し、冗長回路との置き換えを実現可能にする内部回路を有する半導体記憶装置を提供する。本発明の半導体記憶装置を用いれば、多個取り状態のまま冗長回路との置き換えを可能にする内部回路をチップ上に備えているので、特別なテスト装置を必要とせず、通常のDSテスターを用いてテスト時間の短縮とテストコストの削減を達成することが可能になる。
請求項(抜粋):
外部から印加されたチップ指定アドレスと、第1の不揮発性記憶素子にプログラムされたチップアドレスとのアドレス比較を行うアドレス比較回路と、このアドレス比較結果を用いて、半導体記憶装置に含まれる内部回路の活性化状態を制御する制御回路と、前記アドレス比較回路及び前記制御回路を活性化するテストモードを具備することを特徴とする半導体記憶装置。
IPC (5件):
G11C 29/00 603
, G11C 29/00
, G11C 29/00 671
, G01R 31/28
, H01L 21/66
FI (6件):
G11C 29/00 603 L
, G11C 29/00 603 J
, G11C 29/00 671 Z
, H01L 21/66 W
, G01R 31/28 V
, G01R 31/28 B
Fターム (19件):
2G132AA08
, 2G132AB01
, 2G132AK07
, 2G132AK09
, 2G132AL09
, 4M106AA01
, 4M106AB07
, 4M106AC08
, 4M106BA01
, 4M106BA14
, 5L106CC04
, 5L106CC05
, 5L106CC07
, 5L106CC08
, 5L106CC09
, 5L106CC13
, 5L106DD11
, 5L106DD21
, 5L106DD25
引用特許:
前のページに戻る