特許

J-GLOBAL ID：200903085212066819

半導体装置の製造方法

発明者： 山崎 修 ,  市川 功 ,  佐伯 尚哉
出願人/特許権者： リンテック株式会社
代理人 (3件)： 鈴木 俊一郎 ,  牧村 浩次 ,  高畑 ちより
公報種別：公開公報
出願番号（国際出願番号）：特願2007-205221
公開番号（公開出願番号）：特開2008-098608
出願日： 2007年08月07日
公開日（公表日）： 2008年04月24日
要約：

【課題】基板デザインに依存せず簡便にボイドを消滅でき、また、この際に接着剤の巻き上がりも起こらない半導体装置の製造方法を提供することにある。【解決手段】本発明に係る半導体装置の製造方法は、チップと未硬化の接着剤層とが積層された配線基板を加熱して、前記未硬化の接着剤層を硬化させて半導体装置を製造する方法であって、前記硬化前に、前記チップと未硬化の接着剤層とが積層された配線基板を常圧に対し0.05MPa以上の静圧により加圧する静圧加圧工程を含むことを特徴とする。【選択図】図1

請求項（抜粋）：

チップと未硬化の接着剤層とが積層された配線基板を加熱して、前記未硬化の接着剤層を硬化させて半導体装置を製造する方法であって、 前記硬化前に、前記チップと未硬化の接着剤層とが積層された配線基板を常圧に対し0.05MPa以上の静圧により加圧する静圧加圧工程を含むことを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 21/52

FI (1件)：

H01L21/52 C

Fターム (7件)：

5F047BA23 ,  5F047BA24 ,  5F047BA34 ,  5F047BB03 ,  5F047BB11 ,  5F047FA51 ,  5F047FA61

引用特許：

出願人引用 (1件)

• 国際公開第2005/004216号パンフレット
  

審査官引用 (5件)

• マルチチップ実装法
  公報種別：公開公報   出願番号：特願平8-206876   出願人：日立化成工業株式会社
• 接続装置
  公報種別：公開公報   出願番号：特願2003-199806   出願人：日立化成工業株式会社
• 半導体装置の製造方法および半導体製造装置
  公報種別：公開公報   出願番号：特願2003-103055   出願人：株式会社ルネサステクノロジ
• 特開平3-169029
  
• 特許第3681636号