特許
J-GLOBAL ID：200903085248678926
同期式DRAMのヒドン・セルフ・リフレッシュ方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-273680
公開番号（公開出願番号）：特開平7-226077
出願日： 1994年11月08日
公開日（公表日）： 1995年08月22日
要約：
【要約】【目的】 本発明は、多数個のセルバンクのリフレッシュ動作を独立的に制御してデータアクセス速度を向上させることを目的とする。【構成】 本発明装置は、外部から少なくとも2つ以上のセルバンクを指定するための第1アドレス信号を入力するための第1入力ラインと、外部から前記セルバンクの内の多数のセルアレーを指定するための第2アドレス信号を入力するための第2入力ラインと、前記第1入力ラインからの前記第1アドレス信号の論理値により前記セルバンク別に前記セルアレーを指定するためのリフレッシュアドレス信号を発生するためのカウンターと、前記カウンターからの前記リフレッシュアドレス信号及び前記第2入力ラインからの前記第2アドレス信号を選択するためのマルチプレクサーと、前記第1入力ラインからの前記第1アドレス信号の論理値により独立的に駆動し、前記マルチプレクサーからのアドレス信号を前記セルバンクの側に伝送するための少なくとも二つ以上のラッチ回路を備える。
請求項（抜粋）：
多数のセルアレーより成る少なくとも2つ以上のセルバンクを含む同期式DRAMのヒドン・セルフ・リフレッシュ方法において、外部からの上記セルバンク指定用第1アドレス信号を入力する過程と、前記第1アドレス信号の論理値に該当するセルバンクの、前記多数のセルアレーを指定するためのリフレッシュアドレス信号を発生する過程と、外部から上記セルアレーを指定するための第2アドレス信号を入力する過程と、前記第2アドレス信号及び前記リフレッシュアドレス信号を連続的に選択する過程と、前記連続的に選択したアドレス信号が、前記第1アドレス信号の論理値によりセルバンクの側に分散ラッチし、前記第2アドレス信号及び前記リフレッシュアドレス信号が2つのセルバンクに各々印加される時間が、部分的に重なるようにする過程を備えたことを特徴とする同期式DRAMのヒドン・セルフ・リフレッシュ方法。
引用特許：
前のページに戻る
