特許

J-GLOBAL ID：200903085258379340

リングオシュレータ

発明者： 降矢 安成
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-239803
公開番号（公開出願番号）：特開2001-068975
出願日： 1999年08月26日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 発振回路の発振周波数よりも高い周波数を有する最終出力信号を得ることにより、高速化に適し、消費電力を低減できるリングオシュレータにおいて、最終出力信号のデューティを50%に近づけること。【解決手段】 第1の入力信号と第2の入力信号に基づいて互いに逆相の第1の出力信号と第2の出力信号を発生する差動回路が周波数FVCOで発振動作を行うようにリング状にN個接続されてなる発振回路と、N個の差動回路の第1の出力信号の和に対応する周波数N×FVCOの第1の和信号を作成する第1の手段と、N個の差動回路の第2の出力信号の和に対応する周波数N×FVCOの第2の和信号を作成する第2の手段と、第1及び第2の和信号に基づいてデューティがほぼ50%の出力信号を出力する出力回路とを具備する。

請求項（抜粋）：

第1の入力信号と第2の入力信号に基づいて互いに逆相の第1の出力信号と第2の出力信号を発生する差動回路が周波数FVCOで発振動作を行うようにリング状にN個接続されてなる発振回路と、前記N個の差動回路の第1の出力信号の和に対応する周波数N×FVCOの第1の和信号を作成する第1の手段と、前記N個の差動回路の第2の出力信号の和に対応する周波数N×FVCOの第2の和信号を作成する第2の手段と、前記第1及び第2の和信号に基づいてデューティがほぼ50%の出力信号を出力する出力回路と、を具備することを特徴とするリングオシュレータ。

IPC (2件)：

H03K 3/354 ,  H03K 5/04

FI (2件)：

H03K 3/354 B ,  H03K 5/04

Fターム (8件)：

5J001AA04 ,  5J001BB00 ,  5J001BB03 ,  5J001BB10 ,  5J001BB12 ,  5J001BB14 ,  5J001BB20 ,  5J001CC00

引用特許：

審査官引用 (3件)

• 基準パルス発生回路
  公報種別：公開公報   出願番号：特願平9-074506   出願人：ローム株式会社
• 位相同期ループ回路
  公報種別：公開公報   出願番号：特願平8-163785   出願人：日本テキサス・インスツルメンツ株式会社
• 電圧制御発振器及びPLL回路
  公報種別：公開公報   出願番号：特願平8-104848   出願人：松下電器産業株式会社