特許
J-GLOBAL ID:200903085275038980
表示装置および表示方法
発明者:
出願人/特許権者:
代理人 (1件):
原 謙三
公報種別:公開公報
出願番号(国際出願番号):特願2002-119668
公開番号(公開出願番号):特開2003-150133
出願日: 2002年04月22日
公開日(公表日): 2003年05月23日
要約:
【要約】【課題】 メモリ素子1bit当たりに必要なTFTの個数を減らし、表示画面の周辺に配置するドライバ回路規模を小さくする。【解決手段】 データ配線Sjとゲート配線Giとの交差部に配置されているn型TFT2と有機EL素子3とからなる電気光学素子と、前記電気光学素子を表示駆動する電位を出力するコンデンサ17〜20と、コンデンサ17〜20により入力された電位を出力するバッファ回路21と、コンデンサ17〜20とデータ配線Sjとの間に配置されているp型TFT4〜7およびn型TFT11〜14と、データ配線Sjとp型TFT4〜7およびn型TFT11〜14との間に配置されているn型TFT1とを備えており、コンデンサ17〜20の出力端子とバッファ回路21の出力端子とが接続されている。
請求項(抜粋):
第1の配線と第2の配線との交差部にマトリックス状に配置された電気光学素子と、前記電気光学素子を表示駆動する電位を保持する電位保持手段と、前記電位保持手段により入力された電位を出力するバッファ回路と、前記電位保持手段と直列に配置されている第1のスイッチング素子と、前記第1のスイッチング素子または電位保持手段と前記第1の配線との間に配置されており、前記第2の配線により導通状態が制御される第2のスイッチング素子とを備えており、前記電位保持手段が各電気光学素子に対して複数個配置されており、前記複数個の電位保持手段と前記バッファ回路との出力端子とが接続されていることを特徴とする表示装置。
IPC (12件):
G09G 3/36
, G02F 1/133 505
, G02F 1/133 550
, G02F 1/1368
, G09F 9/30 338
, G09F 9/30 365
, G09F 9/35
, G09G 3/20 611
, G09G 3/20 624
, G09G 3/20 641
, G09G 3/30
, H05B 33/14
FI (12件):
G09G 3/36
, G02F 1/133 505
, G02F 1/133 550
, G02F 1/1368
, G09F 9/30 338
, G09F 9/30 365 Z
, G09F 9/35
, G09G 3/20 611 A
, G09G 3/20 624 B
, G09G 3/20 641 C
, G09G 3/30 J
, H05B 33/14 A
Fターム (64件):
2H092HA02
, 2H092JA24
, 2H092JA37
, 2H092JA41
, 2H092JB22
, 2H092JB31
, 2H092LA11
, 2H092NA25
, 2H092NA26
, 2H092PA01
, 2H092PA06
, 2H093NA16
, 2H093NA22
, 2H093NA41
, 2H093NA51
, 2H093NC22
, 2H093NC26
, 2H093NC34
, 2H093NC41
, 2H093ND39
, 2H093ND42
, 2H093NE01
, 2H093NE03
, 2H093NE07
, 2H093NE10
, 2H093NH15
, 3K007AB04
, 3K007AB17
, 3K007DB03
, 3K007GA04
, 5C006AA01
, 5C006AA02
, 5C006AA16
, 5C006AF69
, 5C006BB16
, 5C006BC03
, 5C006BC06
, 5C006BC11
, 5C006BC20
, 5C006EB05
, 5C006FA47
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080DD03
, 5C080DD26
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
, 5C094AA15
, 5C094AA43
, 5C094AA45
, 5C094AA53
, 5C094BA03
, 5C094BA27
, 5C094BA45
, 5C094CA19
, 5C094CA25
, 5C094DB01
, 5C094EA04
, 5C094EA07
引用特許: