特許
J-GLOBAL ID：200903085301251840

ウェハパターンの設計マージン設定方法、パターン精度設定方法およびマスクパターンの設計マージン設定方法

発明者：
松浦 誠司

松浦 誠司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-314671
公開番号（公開出願番号）：特開2001-133955
出願日： 1999年11月05日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 実際の半導体プロセスを検討しながら、設計マージン、寸法誤差、重ね合わせ誤差の相互関係を求める実用的なマスクパターンの設計マージン設定方法、パターン精度設定方法およびウェハパターンの設計マージン設定方法の提供。【解決手段】 本発明の各方法は、半導体プロセスの異なる二つの基板層にわたる回路要素を特定して下地および上地パターンPl、Puの任意の二つのエッジを選択する。各エッジ自体の位置ずれを寸法誤差D1、D2とし、下地パターンに上地パターンを重ね合わせた相対的な位置ずれを重ね合わせ誤差R1、R2として設定する。これら寸法誤差D1、D2と重ね合わせ誤差R1、R2とによる各確率分布P2(x2)、P1(x1)の統計的な隔たりから設計マージンMを算出する。また、この設計マージンMからマスクパターンのパターン精度を逆算する。
請求項（抜粋）：
半導体ウェハのフォトレジスト上に感光パターン焼きを付けるときに、この感光パターンの各回路要素における実用的な設計マージンを設定するためのウェハパターンの設計マージン設定方法において、異なる二つの基板層にわたる回路要素を特定して下層パターンおよび上層パターンの回路要素における任意の二つのパターンエッジを選択し、下層パターンまたは上層パターンにおけるパターンエッジ自体の位置ずれを寸法誤差とし、下層パターンに上層パターンを重ね合わせた相対的な位置ずれを重ね合わせ誤差として併せて設定し、これら寸法誤差と重ね合わせ誤差とによる各確率分布の統計的な隔たりから設計マージンを算出することを特徴としたウェハパターンの設計マージン設定方法。
IPC (3件)：
G03F 1/08 ,  H01L 21/027 ,  H01L 21/82
FI (3件)：
G03F 1/08 A ,  H01L 21/30 502 P ,  H01L 21/82 D
Fターム (3件)：
2H095BB01 ,  5F064DD14 ,  5F064HH10
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM