特許
J-GLOBAL ID：200903085307741955

半導体装置の製造方法

発明者：
日比野 三十四

日比野 三十四 について

, 
山葉 隆久

山葉 隆久 について


出願人/特許権者：
ヤマハ株式会社

ヤマハ株式会社 について


代理人 (1件)： 高橋 敬四郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-238776
公開番号（公開出願番号）：特開平9-082802
出願日： 1995年09月18日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】 リフロー処理により、ボイドの発生を抑制し良好な配線層を得ることができる半導体装置の製造方法を提供する。【解決手段】 半導体表面を有する基板の上に絶縁膜を形成する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールの内面、及び前記絶縁膜の表面上に導電膜を形成する工程と、真空容器の内面にチタン蒸着膜を形成する工程と、前記導電膜を形成した基板を前記真空容器内に配置する工程と、前記基板を加熱して前記導電膜をリフローさせる工程とを有する。
請求項（抜粋）：
半導体表面を有する基板の上に絶縁膜を形成する工程と、前記絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールの内面、及び前記絶縁膜の表面上に導電膜を形成する工程と、真空容器の内面にチタン蒸着膜を形成する工程と、前記導電膜を形成した基板を前記真空容器内に配置する工程と、前記基板を加熱して前記導電膜をリフローさせる工程とを有する半導体装置の製造方法。
IPC (4件)：
H01L 21/768 ,  H01L 21/203 ,  H01L 21/28 301 ,  H01L 21/3205
FI (5件)：
H01L 21/90 C ,  H01L 21/203 S ,  H01L 21/28 301 R ,  H01L 21/88 M ,  H01L 21/88 N
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM