特許

J-GLOBAL ID：200903085416181439

ブロックをベースとする設計方法

発明者： チャン ヘンリー ,  クック ラリー ,  ハント メリル ,  ケ ウーディアン ,  レナード クリストファー ケイ ,  マーティン グラント ,  パターソン ピーター ,  トゥロン コーアン ,  ヴェンカトラマーニ クマー
出願人/特許権者： ケイデンス デザイン システムズ インコーポレイテッド
代理人 (1件)： 中村 稔 (外9名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-572780
公開番号（公開出願番号）：特表2002-526908
出願日： 1999年09月30日
公開日（公表日）： 2002年08月20日
要約：

【要約】回路システムを設定するために使用されるべき、予め設計された複数の回路ブロックを選択する段階と、経験データ、推定データ、及び/又は実施データを含む、設計者のデータを、予め設計された回路ブロックに関して収集し、前記設計者のデータは、或る処理方法に適合可能である段階と、設計者のデータ及び受入れ可能なリスクの程度に基づいた仕方で、回路システムの設計を許可し又は拒絶する段階と、許可された場合に、回路ブロックの各々に対する判断規準及び修正された制約を含むブロック仕様を形成する段階と、許可された場合に、選択された回路ブロック及び処理方法を変更することなしに、判断規準及び修正された制約に従って、チップのフロアー計画上に回路ブロックを展開するためにブロック仕様を形成する段階を含む、回路システムを設計するための方法及び装置。

請求項（抜粋）：

設計者によって実施される、回路システムを設計するための方法であり、この方法が、 (a)回路システムを設計するために使用される、予め設計された複数の回路ブロックを選択する段階と、 (b)経験データ、推定データ、及び/又は実施データを含む、設計者のデータを、予め設計された回路ブロックに関して収集し、前記設計者のデータは、或る処理方法に適合可能である段階と、 (c)設計者のデータ及び受入れ可能なリスクの程度に基づいた仕方で、回路システムの設計を許可し又は拒絶する段階と、 (d)許可された場合に、回路ブロックの各々に対する判断規準及び修正された制約を含むブロック仕様を形成する(FEA)段階と、 (e)許可された場合に、選択された回路ブロック及び処理方法を変更することなしに、判断規準及び修正された制約に従って、チップのフロアープラン上に回路ブロックを展開するためにブロック仕様を形成する段階を含む方法。

IPC (2件)：

H01L 21/82 ,  G06F 17/50 654

FI (3件)：

G06F 17/50 654 K ,  H01L 21/82 B ,  H01L 21/82 C

Fターム (8件)：

5B046AA08 ,  5B046BA03 ,  5B046KA06 ,  5F064AA06 ,  5F064DD04 ,  5F064HH06 ,  5F064HH08 ,  5F064HH12

引用特許：

審査官引用 (3件)

• 集積回路を組立てる方法、集積回路、および集積回路のための高電圧許容インタフェース回路
  公報種別：公開公報   出願番号：特願平9-138578   出願人：アルテラ・コーポレイション
• 特開平4-288680
  
• 複数のコアおよびシェルを有する集積回路および対応する階層ファームウェア
  公報種別：公開公報   出願番号：特願平9-334963   出願人：エルエスアイロジックコーポレーション