炭化珪素半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-267531
公開番号（公開出願番号）：特開2001-094097
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】炭化珪素半導体装置のオン抵抗の更なる低減を図る。【解決手段】表面チャネル層5を、n-型エピ層2の表面部及びp-型ベース領域3a、3bの表面部に形成されたn型チャネル層5aと、p-型ベース領域3a、3bの表面部において、p-型ベース領域3a、3bからゲート酸化膜7に向けて延設されたp型チャネル層5bとによって構成する。これにより、p型チャネル層bによってノーマリオフとすることができるため、n型チャネル層5aを高濃度にしてオン抵抗の低減を図ることができる。

請求項（抜粋）：

主表面及び主表面と反対面である裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板の主表面上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(3a、3b)と、前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(4a、4b)と、前記ベース領域及び前記半導体層の表面部の表面部上において、前記ソース領域と前記半導体層とを繋ぐように形成された、炭化珪素よりなる表面チャネル層(5)と、前記表面チャネル層の表面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(10)と、前記半導体基板の裏面に形成されたドレイン電極(11)とを備え、前記表面チャネル層は、前記半導体層の表面部及び前記ベース領域の表面部に形成された第1導電型の第1のチャネル層(5a)と、前記ベース領域の表面部において、前記ベース領域から前記ゲート絶縁膜に向けて延設された第2導電型、若しくは前記第1のチャネル層よりも低不純物濃度となる第1導電型の第2のチャネル層(5b)と、を備えて構成されていることを特徴とする炭化珪素半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/336 , H01L 29/80

FI (5件)：

H01L 29/78 652 E , H01L 29/78 652 T , H01L 29/78 652 J , H01L 29/78 658 A , H01L 29/80 V

Fターム (9件)：

5F102FA01 , 5F102FA03 , 5F102FB01 , 5F102GB04 , 5F102GC07 , 5F102GD04 , 5F102GJ02 , 5F102HC01 , 5F102HC07

引用特許：

審査官引用 (3件)

横ゲート縦ドリフト領域トランジスタ
公報種別：公開公報出願番号：特願平9-210097 出願人：モトローラ・インコーポレイテッド
炭化珪素半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-259076 出願人：株式会社デンソー
縦型絶縁ゲート型半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平3-324734 出願人：日本電装株式会社

前のページに戻る