特許
J-GLOBAL ID:200903085437311839
アドレス発生器を含んだインターリーブ/ディインターリーブを行う装置、その方法及びそれを利用したチャネル符号化システム
発明者:
,
,
出願人/特許権者:
代理人 (1件):
谷 義一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-110088
公開番号(公開出願番号):特開2002-152054
出願日: 2001年04月09日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】 メモリの大きさを減らすことができるインターリーブ/ディインターリーブを行う装置を提供する。【解決手段】 インターリーブ/ディインターリーブを行うためのソースデータのフレーム、またはインターリーブされたデータフレームを処理するために、インターリーブ/ディインターリーブ処理単位別にメモリに格納する。格納された以前フレームをインターリーブ/ディインターリーブする間に次のフレームに該当するシンボルが入力されて、これを格納するメモリが必要な場合、次のフレームに該当するシンボルのためにメモリを追加せず、以前フレームのシンボルが読み出された位置に応じて記録する。
請求項(抜粋):
データのバーストエラーを訂正するためのインターリーブを行う装置において、書き込みアドレス発生手段、第1及び第2選択手段から入力される入力系列を格納するためのインターリーブ格納手段と、前記インターリーブ格納手段のメモリブロックに書き込み動作を行うために連続して入るシンボルが書き込まれるメモリの位置間オフセット(WR_OFF)を求め、実際に書き込まれるアドレス、データ及びメモリ制御信号を発生させるための前記書き込みアドレス発生手段と、前記書き込みアドレス発生手段から連続して読み出されるシンボルのメモリ位置間のオフセット(RD_OFF)を求めるために用いられる中間値(MID_OFF)及びスタート信号(cal_start)を受け取り、インターリーブの順に読み出すために必要なメモリ位置間のオフセット(RD_OFF)と、列間置換のために用いられる媒介変数(COL_OFF)とを発生させるためのアドレスオフセット発生手段と、前記アドレスオフセット発生手段から発生した信号を連続して読み出されるシンボルのメモリ位置間のオフセット(RD_OFF)ずつ増加させ、前記インターリーブ格納手段を読み出すためにアドレスを作ってメモリ制御信号を発生させるための読み出しアドレス発生手段と、前記書き込みアドレス発生手段及び読み出しアドレス発生手段から伝達される書き込み動作のために必要な読み出し動作及び実際にインターリーブを行うために必要な読み出し動作の、制御信号及びアドレスの中から一つの該当サイクルに必要な信号を選択するための前記第1及び第2選択手段と、前記読み出しアドレス発生手段から伝達されるインターリーブを行うための読み出し動作によって発生したメモリの出力信号の中から該当シンボルを選択するための第3選択手段とを含むことを特徴とするインターリーブを行う装置。
IPC (4件):
H03M 13/27
, G06F 11/10 330
, H04B 14/04
, H04J 13/00
FI (4件):
H03M 13/27
, G06F 11/10 330 F
, H04B 14/04 F
, H04J 13/00 A
Fターム (21件):
5B001AB02
, 5B001AC05
, 5B001AD05
, 5B001AE04
, 5J065AA03
, 5J065AB05
, 5J065AC02
, 5J065AE06
, 5J065AF02
, 5J065AF04
, 5J065AG06
, 5J065AH06
, 5J065AH17
, 5K022EE01
, 5K022EE21
, 5K022EE31
, 5K041AA02
, 5K041AA08
, 5K041GG12
, 5K041HH32
, 5K041JJ28
引用特許: